ESD电路与器件【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

ESD电路与器件PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 静电放电1

1．1 电流和静电放电1

1．1．1 电流和静电1

1．1．2 静电放电2

1．1．3 主要的ESD专利、发明和创新3

1．1．4 ESD失效机制6

1．2 ESD设计基本概念10

1．2．1 ESD设计概念10

1．2．2 对外部事件的器件响应10

1．2．3 可选电路环路11

1．2．4 开关11

1．2．5 电流通路的去耦12

1．2．6 反馈环路的去耦12

1．2．7 电源轨的去耦12

1．2．8 局部和全局分布12

1．2．9 寄生元件的使用13

1．2．10 缓冲13

1．2．11 镇流13

1．2．12 半导体器件、电路或芯片功能的不使用部分13

1．2．13 浮置和非浮置网络间的阻抗匹配14

1．2．14 非连接结构14

1．2．15 虚拟结构和虚拟电路的使用14

1．2．16 非缩小源事件14

1．2．17 面积有效性14

1．3 时间常数14

1．3．1 静电和静磁时间常数15

1．3．2 热学时间常数16

1．3．3 热学物理时间常数18

1．3．4 半导体器件时间常数18

1．3．5 电路时间常数21

1．3．6 芯片级时间常数24

1．3．7 ESD时间常数26

1．4 电容、电阻和电感和ESD29

1．4．1 电容29

1．4．2 电阻30

1．4．3 电感31

1．5 ESD和经验法则31

1．6 集总—分布式分析和ESD32

1．6．1 电流和电压分布32

1．6．2 集总系统与分布式系统33

1．6．3 分布式系统：梯形网络分析34

1．6．4 电阻-电感-电容（RLC）分布式系统35

1．6．5 电阻-电容（RC）分布式系统39

1．6．6 电阻-电导（RG）分布式系统41

1．7 ESD度量和品质因数42

1．7．1 芯片层面上的ESD度量43

1．7．2 电路层面的ESD度量44

1．7．3 ESD器件度量45

1．7．4 ESD品质和可靠性的商业度量46

1．8 ESD方案十二步形成法47

1．9 本章小结48

习题48

参考文献49

第2章 设计综合54

2．1 半导体芯片ESD保护的结构和综合54

2．2 电学连接和空间连接55

2．2．1 电学连接55

2．2．2 热连接55

2．2．3 空间连接55

2．3 ESD保护、闩锁效应和噪声56

2．3．1 噪声56

2．3．2 闩锁效应57

2．4 接口电路和ESD元件57

2．5 ESD电源钳位网络59

2．6 ESD轨至轨器件62

2．6．1 ESD轨至轨网络的放置63

2．6．2 外围和阵列I／O63

2．7 保护环65

2．8 焊盘、浮动焊盘和无连接焊盘66

2．9 连接焊盘下的结构66

2．10 本章小结67

习题68

参考文献69

第3章 ESD设计：MOSFET电路设计72

3．1 基本ESD设计概念72

3．1．1 沟道长度和线宽控制77

3．1．2 ACLV控制78

3．1．3 MOSFET ESD设计实例81

3．2 ESD MOSFET设计：沟道宽度81

3．3 ESD MOSFET设计：接触孔82

3．3．1 栅极到接触孔的间距82

3．3．2 接触孔间距86

3．3．3 端部接触89

3．3．4 接触孔到单指边缘89

3．4 ESD MOSFET设计：金属分布90

3．4．1 MOSFET金属线设计和电流分布90

3．4．2 MOSFET阶梯形网络模型90

3．4．3 MOSFET连线：非并行电流分布93

3．4．4 MOSFET连线：并行电流分布95

3．5 ESD MOSFET设计：硅化物掩模板97

3．5．1 硅化物掩模板设计97

3．5．2 跨源漏的硅化物掩模设计98

3．5．3 覆盖栅的硅化物掩模板设计99

3．5．4 硅化物与分割99

3．6 ESD MOSFET设计：串联共源共栅结构100

3．6．1 串联共源共栅结构的MOSFET100

3．6．2 完整的共源共栅MOSFET101

3．7 ESD MOSFET设计：耦合和镇流技术的叉指设计103

3．7．1 栅极通过镇流电阻接地的MOSFET103

3．7．2 栅极和软衬底地之间接镇流电阻的MOSFET104

3．7．3 源栅耦合的多米诺镇流电阻的MOSFET结构105

3．7．4 MOSFET源启动栅自举镇流电阻的叉指结构106

3．7．5 MOSFET源启动栅自举利用二极管电阻镇流的叉指MOSFET107

3．8 ESD MOSFET设计：封闭的漏极设计参数107

3．9 ESD MOSFET互连镇流设计108

3．10 MOSFET设计：源和漏的分割109

3．11 本章小结110

习题111

参考文献111

第4章 ESD设计：二极管设计115

4．1 ESD二极管设计：ESD的基础115

4．1．1 ESD设计的基本概念115

4．1．2 ESD二极管设计：ESD二极管工作原理116

4．2 ESD二极管设计：阳极118

4．2．1 p＋阳极扩散的宽度效应118

4．2．2 p＋阳极接触118

4．2．3 p+阳极金属硅化区边缘设计119

4．2．4 p＋阳极和n+阴极的隔离间距120

4．2．5 p＋阳极的边端效应120

4．2．6 圆形和八边形ESD二极管设计121

4．3 ESD二极管设计：互连线122

4．3．1 并行布线设计122

4．3．2 反并行布线设计123

4．3．3 量化锥形并行和反并行布线123

4．3．4 连续锥形反并行和并行布线124

4．3．5 中心馈电垂直（侧边）布线设计124

4．3．6 均匀金属宽度垂直（侧边）设计125

4．3．7 T形延伸垂直（侧边）布线125

4．3．8 键合焊盘下的金属设计126

4．4 ESD二极管设计：多晶硅界定的二极管设计126

4．5 ESD二极管结构设计：n阱二极管设计128

4．5．1 n阱二极管连线设计128

4．5．2 n阱接触密度129

4．5．3 n阱ESD设计，保护环和毗邻结构129

4．6 ESD二极管的设计：n+／p衬底二极管设计131

4．7 ESD二极管设计：二极管串132

4．7．1 ESD设计：二极管串电流-电压关系133

4．7．2 多I／O环境下的二极管串元件137

4．7．3 焊盘集成138

4．7．4 ESD设计：二极管串设计——达林顿放大器139

4．7．5 ESD设计：二极管串设计——面积比143

4．8 ESD二极管设计：三阱二极管144

4．9 ESD设计：BICMOS ESD设计147

4．9．1 高阻注入子集电极的p+／n阱二极管ESD结构147

4．9．2 采用深槽（DT）隔离结构的STI界定的p+／n阱二极管148

4．9．3 采用槽（TI）隔离结构的STI界定的p+／n阱二极管149

4．10 本章小结150

习题150

参考文献151

第5章 绝缘体上硅（SOI）ESD设计155

5．1 SOI ESD基本概念155

5．2 SOI ESD设计：带体接触的MOSFET（T形版图）158

5．3 SOI ESD设计：SOI横向二极管结构160

5．3．1 SOI横向二极管设计160

5．3．2 SOI横向二极管周长设计161

5．3．3 SOI横向二极管沟道长度设计161

5．3．4 SOI横向二极管p+／n-/＋二极管结构162

5．3．5 SOI横向二极管p+／p-/二极管结构162

5．3．6 SOI横向二极管p+／p-/n-/n＋二极管结构162

5．3．7 无栅SOI横向p+／p-/n-/n＋二极管结构163

5．3．8 SOI横向二极管结构和SOI MOSFET晕163

5．4 SOI ESD设计：掩埋电阻（BR）元件163

5．5 SOI ESD设计：SOI动态阈值电压MOSFET（DTMOS）164

5．6 SOI ESD设计：双-栅（DG）MOSFET166

5．7 SOI ESD设计：FINFET（非平面双栅）结构167

5．8 SOI ESD设计：衬底结构168

5．9 SOI ESD设计：SOI-to-BULK接触结构169

5．10 本章小结169

习题169

参考文献170

第6章 片外驱动（OCD）和ESD173

6．1 片外驱动（OCD）173

6．1．1 OCD I／O标准和ESD174

6．1．2 OCD： ESD设计基础174

6．1．3 OCD： CMOS非对称上拉／下拉175

6．1．4 OCD： CMOS对称上拉／下拉176

6．1．5 OCD：Gunning接收电路逻辑（GTL）177

6．1．6 OCD：高速收发器逻辑（HSTL）178

6．1．7 OCD：短截线串联端接逻辑（SSTL）179

6．2 片外驱动：混合电压接口180

6．3 片外驱动自偏置阱OCD网络180

6．3．1 OCD：自偏置阱OCD网络181

6．3．2 自偏置阱OCD网络的ESD保护网络181

6．4 片外驱动：可编程阻抗（PIMP）OCD网络183

6．4．1 OCD：可编程阻抗（PIMP）OCD网络183

6．4．2 针对PIMP OCD的ESD输入保护网络184

6．5 片外驱动：通用OCD185

6．6 片外驱动：门阵列OCD设计185

6．6．1 门阵列OCD ESD设计实现185

6．6．2 门阵列OCD设计：未使用元件的利用186

6．6．3 门阵列OCD设计：未使用元件的阻抗匹配187

6．6．4 OCD ESD设计：多指MOSFET上的电源轨188

6．7 片外驱动：栅调制网络188

6．7．1 OCD栅调制MOSFET ESD网络188

6．7．2 OCD简化栅调制网络189

6．8 片外驱动ESD设计：耦合与镇流技术的综合189

6．8．1 带有二极管的MOSFET源极启动的栅自举电阻镇流多指MOSFET190

6．8．2 MOSFET源极启动栅自举电阻镇流多指MOSFET190

6．8．3 栅耦合多米诺效应电阻镇流MOSFET191

6．9 片外驱动ESD的设计：衬底调制的电阻镇流MOSFET192

6．10 本章小结193

习题194

参考文献195

第7章 接收电路和ESD198

7．1 接收电路和ESD198

7．1．1 接收电路及其接收电路延时198

7．1．2 接收电路性能和ESD负载效应199

7．2 接收电路和ESD199

7．2．1 接收电路和HBM199

7．2．2 接收电路和CDM200

7．3 接收电路及其发展201

7．3．1 带有半通传输门的接收电路201

7．3．2 带有全通传输门的接收电路203

7．3．3 接收电路、半通传输门和保持网络205

7．3．4 接收电路、半通传输门和改进的保持器网络207

7．4 伪零V T半通传输门的接收电路209

7．5 零传输门接收电路210

7．6 泄放晶体管接收电路212

7．7 具有测试功能的接收电路212

7．8 施密特触发器反馈网络的接收电路213

7．9 双极性晶体管接收电路215

7．9．1 双极性单端接收电路215

7．9．2 双极性差分接收电路216

7．10 本章小结217

习题218

参考文献219

第8章 SOI ESD电路和设计整合221

8．1 SOI ESD设计整合221

8．1．1 SOI ESD设计相对于体CMOS ESD设计的优点221

8．1．2 SOI相对于体CMOS在ESD设计版图上的缺点222

8．1．3 SOI设计版图：T形版图风格222

8．1．4 SOI设计版图：混合电压接口（MVI T形版图风格224

8．2 SOI ESD设计：二极管设计226

8．3 SOI ESD二极管设计：混合电压接口（MVI）环境230

8．4 具有铝互连的SOI CPU中的SOI ESD网络232

8．5 铜（Cu）互连的SOI ESD设计233

8．6 栅电路中的SOI ESD设计234

8．7 SOI及动态阈值ESD网络236

8．8 SOI技术及各种ESD问题236

8．9 本章小结237

习题237

参考文献238

第9章 ESD电源钳位241

9．1 ESD电源钳位设计准则241

9．2 ESD电源钳位：基于二极管243

9．2．1 ESD电源钳位：串联二极管作为核心钳位243

9．2．2 ESD电源钳位：串联二极管为核心钳位——金属包层设计理念245

9．2．3 ESD电源钳位：串联二极管作为核心钳位——升压设计理念246

9．2．4 ESD电源钳位：串联二极管串作为核心钳位——悬臂设计理念246

9．2．5 ESD电源钳位：三阱串联二极管作为核心钳位247

9．2．6 ESD电源钳位：SOI串联二极管ESD电源钳位249

9．3 ESD电源钳位：基于MOSFET250

9．3．1 CMOS RC触发MOSFET ESD电源钳位250

9．3．2 混合电压接口RC触发ESD电源钳位252

9．3．3 电压触发的MOSFET ESD电源钳位254

9．3．4 改善的RC触发的MOSFET ESD电源钳位255

9．3．5 RC网络触发的MOSFET ESD电源钳位布局255

9．4 ESD电源钳位：基于双极性晶体管256

9．4．1 双极性ESD电源钳位：电压触发ESD电源钳位256

9．4．2 双极性ESD电源钳位：齐纳击穿电压触发256

9．4．3 双极性ESD电源钳位：BVCEo电压触发ESD电源钳位257

9．4．4 双极性ESD电源钳位：混合电压接口正偏电压和BVCEo击穿综合的双极性ESD电源钳位261

9．4．5 双极性ESD电源钳位：超低压正偏电压触发器265

9．4．6 双极性ESD电源钳位：容性触发268

9．5 ESD电源钳位：基于整流器的硅控整流器269

9．6 本章小结271

习题271

参考文献273