基于EDA技术的单周期CPU设计与实现 计算机组成原理实践【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

基于EDA技术的单周期CPU设计与实现 计算机组成原理实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 实践内容2

1.1.1 计算机组成原理实验3

1.1.2 计算机主机系统设计3

1.2 实践环境4

第2章 EDA设计工具5

2.1 建立工程项目5

2.1.1 启动QuartusⅡ5

2.1.2 使用QuartusⅡ6

2.1.3 QuartusⅡ文件后缀及其含义11

2.1.4 原理图设计11

2.2 VHDL简介14

2.2.1 VHDL程序的基本结构15

2.2.2 VHDL客体及词法单元24

2.2.3 VHDL的基本描述语句31

2.2.4 属性的描述与定义40

2.2.5 VHDL设计45

2.3 原理图转换46

2.3.1 原理图转换为VHDL文件46

2.3.2 VHDL文件转换为原理图47

2.4 编译与器件封装47

2.4.1 局部工程编译47

2.4.2 封装成器件放入用户库48

2.5 电路仿真49

2.5.1 建立仿真文件49

2.5.2 仿真设置工具50

2.5.3 功能仿真52

2.5.4 时序仿真53

2.6 工程下载验证53

2.6.1 引脚锁定设置53

2.6.2 配置文件下载55

第3章 MIPS指令和CPU设计思路57

3.1 MIPS寄存器堆58

3.2 指令格式和主机系统指令58

3.2.1 指令格式58

3.2.2 主机系统指令59

3.3 CPU设计思路63

3.3.1 单周期CPU逻辑设计63

3.3.2 R类型指令67

3.3.3 I类型指令68

3.3.4 J类型指令70

第4章 多路选择器72

4.1 1位2选1多路选择器72

4.1.1 1位2选1多路选择器原理图设计72

4.1.2 1位2选1多路选择器的VHDL设计73

4.1.3 1位2选1多路选择器的仿真验证73

4.2 5位2选1多路选择器74

4.2.1 5位2选1多路选择器的原理图设计75

4.2.2 5位2选1多路选择器的VHDL设计75

4.2.3 5位2选1多路选择器的仿真验证76

4.3 8位2选1多路选择器76

4.3.1 8位2选1多路选择器的原理图设计77

4.3.2 8位2选1多路选择器的VHDL设计77

4.3.3 8位2选1多路选择器的仿真验证78

4.4 32位2选1多路选择器79

4.4.1 32位2选1多路选择器的原理图设计79

4.4.2 32位2选1多路选择器的VHDL设计80

4.4.3 32位2选1多路选择器的仿真验证80

4.5 32位4选1多路选择器81

4.5.1 32位4选1多路选择器的原理图设计82

4.5.2 32位4选1多路选择器的VHDL设计82

4.5.3 32位4选1多路选择器的仿真验证83

4.6 32位32选1多路选择器83

4.6.1 32位32选1多路选择器的原理图设计84

4.6.2 32位32选1多路选择器的VHDL设计84

4.7 lpm_mux宏模块的设置87

第5章 加减器90

5.1 1位加法器90

5.1.1 1位加法器的原理图设计90

5.1.2 1位加法器的VHDL设计91

5.1.3 1位加法器的仿真验证91

5.2 1位加减器92

5.2.1 1位加减器的原理图设计92

5.2.2 1位加减器的VHDL设计92

5.2.3 1位加减器的仿真验证93

5.3 8位加法器93

5.3.1 8位加法器的原理图设计94

5.3.2 8位加法器的VHDL设计94

5.3.3 8位加法器的仿真验证95

5.4 32位加减器96

5.4.1 32位加减器的原理图设计96

5.4.2 32位加减器的VHDL设计97

5.4.3 32位加减器的仿真验证98

第6章 移位运算器100

6.1 移位运算器的原理图设计100

6.2 移位运算器的VHDL设计101

6.3 移位运算器的仿真验证103

第7章 算术逻辑运算器105

7.1 0操作数检测模块105

7.2 算术逻辑运算器的原理图设计106

7.3 算术逻辑运算器的VHDL设计107

7.4 算术逻辑运算器的仿真验证108

第8章 寄存器堆110

8.1 寄存器号译码110

8.1.1 寄存器号译码的原理图设计111

8.1.2 寄存器号译码的VHDL设计112

8.1.3 寄存器号译码的仿真验证113

8.2 8位触发器113

8.2.1 8位触发器的原理图设计114

8.2.2 8位触发器的VHDL设计115

8.2.3 8位触发器的仿真验证115

8.3 32位触发器116

8.3.1 32位触发器的原理图设计117

8.3.2 32位触发器的VHDL设计117

8.3.3 32位触发器的仿真验证118

8.4 32位寄存器119

8.4.1 32位寄存器的原理图设计119

8.4.2 32位寄存器的VHDL设计121

8.5 32位寄存器堆122

8.5.1 32位寄存器堆的原理图设计122

8.5.2 32位寄存器堆的VHDL设计123

8.5.3 32位寄存器堆的仿真验证123

第9章 计算机主机系统设计125

9.1 跳转指令寄存器指定元件125

9.1.1 跳转指令寄存器指定元件的原理图设计126

9.1.2 跳转指令寄存器指定元件的VHDL设计126

9.1.3 跳转指令寄存器指定元件的仿真验证126

9.2 指令译码器127

9.2.1 指令译码器的原理图设计128

9.2.2 指令译码器的VHDL设计130

9.2.3 指令译码器的仿真验证131

9.3 控制部件设计132

9.3.1 控制部件的原理图设计134

9.3.2 控制部件的VHDL设计135

9.3.3 控制部件的仿真验证137

9.4 指令存储器138

9.4.1 指令存储器的原理图设计138

9.4.2 指令存储器的仿真验证142

9.5 数据存储器142

9.5.1 数据存储器的原理图设计143

9.5.2 数据存储器的仿真验证147

9.6 单周期中央处理器CPU设计148

9.6.1 单周期中央处理器的原理图设计148

9.6.2 单周期中央处理器的VHDL设计150

9.7 计算机主机系统设计152

9.7.1 计算机主机系统的原理图设计153

9.7.2 计算机主机系统的VHDL设计153

9.8 调试程序编制及主机系统的调试154

9.8.1 加法调试程序154

9.8.2 加法程序调试仿真156

9.8.3 乘法调试程序158

9.8.4 乘法程序调试仿真159

附录A DE2-70简介及调试注意事项167

A.1 DE2-70硬件实验平台简介167

A.2 DE2-70引脚分配的一般性指导168

A.3 实验板基本输入／输出引脚信号168

附录B 设计调试过程中的注意事项169

参考文献171