VERILOG实例教程【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

VERILOG实例教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Verilog语言1

1.1 硬件描述语言1

1.2 Verilog发展历史与功能2

1.2.1 Verilog HDL2

1.2.2 Verilog历史与主要能力3

1.3 FPGA开发的一般流程3

第2章 Verilog HDL初试6

2.1 模块6

2.2 时延10

2.3 数据流描述方式10

2.4 行为描述方式11

2.5 结构化描述方式13

2.6 混合设计描述方式15

2.7 设计测试15

第3章 Verilog语言要素与表达式19

3.1 标识符19

3.2 注释20

3.3 格式21

3.4 系统任务和函数21

3.5 编译指令21

3.5.1 ′define和′undef22

3.5.2 ′ifdef、′else和′endif22

3.5.3 ′default_nettype22

3.5.4 ′include22

3.5.5 ′resetall23

3.5.6 ′timescale23

3.5.7 ′unconnected_drive和′nounconnected_drive24

3.5.8 ′celldefine和′endcelldefine24

3.6 值集合25

3.6.1 整型数25

3.6.2 实数26

3.6.3 字符串27

3.7 数据类型27

3.7.1 线网类型27

3.7.2 未说明的线网33

3.7.3 向量和标量线网33

3.7.4 寄存器类型33

3.8 参数37

3.9 表达式37

3.9.1 操作数37

3.9.2 操作符40

3.9.3 表达式种类47

第4章 Verilog建模基础48

4.1 模块及实例化48

4.1.1 模块48

4.1.2 端口50

4.1.3 模块实例语句50

4.1.4 悬空端口52

4.1.5 不同的端口长度52

4.1.6 模块参数值53

4.1.7 外部端口55

4.2 结构模型58

4.2.1 内置基本门58

4.2.2 多输入门59

4.2.3 多输出门59

4.2.4 三态门60

4.2.5 上拉、下拉电阻60

4.2.6 MOS开关60

4.2.7 双向开关61

4.2.8 门时延61

4.2.9 实例数组63

4.2.10 隐式线网63

4.2.11 示例63

4.3 数据流模型化65

4.3.1 连续赋值语句65

4.3.2 线网说明赋值67

4.3.3 时延67

4.3.4 线网时延68

4.4 行为模型70

4.4.1 过程结构70

4.4.2 语句块77

4.4.3 过程性赋值80

4.4.4 连续赋值与过程赋值的比较84

4.4.5 if语句85

4.4.6 case语句86

4.4.7 循环语句88

4.4.8 过程性连续赋值90

4.5 结构描述方式和行为描述方式的混合使用94

第5章 Verilog模块验证96

5.1 编写测试验证程序96

5.2 激励值产生96

5.2.1 值序列97

5.2.2 重复模式98

5.3 测试验证程序实例101

5.3.1 解码器101

5.3.2 触发器103

5.4 从文本文件中读取向量105

5.5 向文本文件中写入向量106

5.6 其他实例107

5.6.1 时钟分频器107

5.6.2 阶乘设计109

5.6.3 时序检测器112

第6章 Verilog语言其他规则114

6.1 任务114

6.1.1 任务定义114

6.1.2 任务调用115

6.2 函数117

6.2.1 函数说明部分117

6.2.2 函数调用118

6.3 系统任务和系统函数118

6.3.1 显示任务119

6.3.2 文件输入／输出任务121

6.3.3 时间标度任务123

6.3.4 模拟控制任务124

6.3.5 定时校验任务124

6.3.6 模拟时间函数126

6.3.7 变换函数126

6.3.8 概率分布函数127

6.4 禁止语句127

6.5 命名事件129

6.6 层次路径名131

6.7 共享任务和函数132

6.8 值变转储文件134

6.9 指定程序块136

6.10 强度138

6.11 竞争状态140

第7章 组合电路设计实例142

7.1 编码器142

7.2 译码器148

7.3 多路复用器154

7.4 奇偶校验器159

7.5 三态器件与比较器164

7.6 算术逻辑单元168

7.7 组合电路综合案例173

第8章 时序电路设计186

8.1 锁存器与触发器186

8.2 计数器194

8.3 移位寄存器198

8.4 分频器202

8.5 序列检测器的状态机设计206

8.6 同步系统结构的设计213

8.7 综合实例设计215

8.7.1 计数芯片74x163芯片设计与应用215

8.7.2 多种类型计数器的设计与实现218

第9章 存储器227

9.1 Verilog描述存储器基本语法227

9.1.1 存储器定义227

9.1.2 存储器读取系统任务227

9.2 存储器基础模块229

9.2.1 单端口单读写的RAM模块229

9.2.2 双端口读写地址独立的RAM模块230

9.2.3 ROM模块定义与使用233

9.2.4 RAM同步读写237

9.3 存储器综合实例242

第10章 综合实例260

10.1 键盘扫描程序的设计260

10.1.1 键盘扫描程序的总体电路设计260

10.1.2 矩阵式键盘扫描的工作原理260

10.1.3 数码管的显示原理262

10.1.4 FIFO（先进先出）存储器电路原理264

10.1.5 抖动消除电路原理265

10.2 键盘扫描电路各主要功能模块的设计266

10.2.1 时序产生模块266

10.2.2 键盘扫描译码模块268

10.2.3 抖动消除模块273

10.2.4 FIFO（先进先出）存储器电路276

10.2.5 数码管显示模块278

10.3 系统综合与实物验证279

10.3.1 系统综合279

10.3.2 iMPACT的使用280

10.3.3 引脚的锁定281

10.4 通用异步接收／发送芯片设计与实现281

10.4.1 UART整体方案设计282

10.4.2 UART发射机设计283

10.4.3 UART接收机设计289

10.4.4 波特率发生器设计296

10.4.5 主机处理器设计298

10.5 UART硬件测试299

10.5.1 输入和显示299

10.5.2 综合仿真波形299

10.5.3 综合与功能实现299

10.5.4 iMPACT的使用300

10.5.5 串口调试助手301

10.5.6 小结302

参考文献304