可编程逻辑器件原理、开发与应用【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

可编程逻辑器件原理、开发与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程逻辑器件的基本原理1

1.1 可编程逻辑器件和EDA技术发展概况1

1.1.1 可编程逻辑器件的发展概况1

1.1.2 EDA技术发展概况3

1.2 可编程逻辑器件的分类5

1.2.1 按集成密度分类5

1.2.2 按编程方式分类5

1.2.3 按结构特点分类8

1.3 阵列型可编程逻辑器件9

1.3.1 简单PLD的基本结构9

1.3.2 EPLD和CPLD的基本结构13

1.4 现场可编程门阵列（FPGA）16

1.4.1 FPGA的分类16

1.4.2 FPGA的基本结构17

第2章 可编程逻辑器件的设计22

2.1 可编程逻辑器件的设计流程22

2.1.1 设计准备22

2.1.2 设计输入23

2.1.3 设计处理24

2.1.4 设计校验24

2.1.5 器件编程25

2.2 在系统可编程技术25

2.2.1 在系统编程的基本原理25

2.2.2 在系统编程方法27

2.2.3 在系统可编程技术的优越性28

2.3 边界扫描技术29

第3章 Altera可编程逻辑系列器件31

3.1 概述31

3.2 MAX架构及器件系列33

3.2.1 概述33

3.2.2 MAX7000系列器件概述34

3.2.3 MAX7000系列器件结构36

3.2.4 MAX7000系列器件配置要点40

3.3 MAX Ⅱ系列器件简介41

3.4 FLEX架构及器件系列46

3.4.1 概述46

3.4.2 FLEX 10K系列器件概述47

3.4.3 FLEX 10K系列器件结构49

3.4.4 FLEX 10K系列器件特性与设定55

3.5 APEX架构及器件系列56

3.5.1 概述56

3.5.2 APEX 20K系列器件概述58

3.5.3 APEX 20K系列器件结构60

3.6 Cyclone架构及器件系列简介66

3.6.1 Cyclone器件系列简介66

3.6.2 Cyclone Ⅱ器件系列简介72

3.7 Stratix架构及器件系列简介74

3.7.1 Stratix器件系列简介74

3.7.2 Stratix Ⅱ器件系列简介79

3.8 Stratix GX架构及器件系列简介83

3.8.1 Stratix GX器件系列简介84

3.8.2 Stratix Ⅱ GX器件系列简介88

第4章 Altera可编程逻辑器件开发软件91

4.1 综述91

4.2 MAX+plus Ⅱ基本操作93

4.2.1 设计环境与设计方法93

4.2.2 设计输入98

4.2.3 设计项目的处理113

4.2.4 设计项目的验证124

4.2.5 器件编程135

4.3 进一步掌握MAX+plus Ⅱ137

4.3.1 使用MAX+plus Ⅱ符号库137

4.3.2 创建用户符号库145

4.3.3 使用波形编辑器设计项目148

4.3.4 编译控制152

4.3.5 器件编程与配置159

4.4 AHDL硬件描述语言167

4.4.1 AHDL简介167

4.4.2 使用AHDL169

4.5 Quartus Ⅱ可编程逻辑器件开发软件187

4.5.1 概述187

4.5.2 安装188

4.5.3 设计流程190

4.5.4 设计项目的输入196

4.5.5 设计项目的编译203

4.5.6 设计项目的仿真验证208

4.5.7 时序分析212

4.5.8 器件编程215

4.6 应用示例217

4.6.1 简易频率计218

4.6.2 八音电子琴221

4.6.3 简易乐曲自动演奏器222

第5章 Lattice新型可编程逻辑器件225

5.1 概述225

5.2 CPLD器件系列简介225

5.3 FPGA器件系列简介233

5.4 FPSC器件系列简介236

5.5 关键技术及其原理简介238

5.5.1 sysIO缓冲器238

5.5.2 sysCLOCK电路239

5.5.3 ispXP技术240

5.5.4 sysDDR接口电路241

5.5.5 sysDSP块242

5.5.6 sysHSI SERDES技术243

5.5.7 ispLeverCORE IP核244

第6章 Lattice可编程逻辑器件开发软件245

6.1 ispLEVER 简介245

6.1.1 概述245

6.1.2 配置选项246

6.1.3 安装247

6.2 项目管理器250

6.2.1 基本界面250

6.2.2 基本操作253

6.3 设计流程258

6.4 原理图设计描述与输入261

6.4.1 概述261

6.4.2 使用原理图编辑器262

6.4.3 使用层次化导引器270

6.4.4 使用符号编辑器272

6.4.5 使用库管理器275

6.4.6 导入EDIF网表277

6.5 HDL设计描述与输入277

6.5.1 ABEL-HDL设计基础278

6.5.2 HDL测试向量的编制方法285

6.5.3 HDL设计文件输入方法293

6.6 原理图与HDL混合描述与输入296

6.6.1 原理图与HDL混合描述方法296

6.6.2 混合描述设计实例297

6.7 设计编译／综合与仿真302

6.7.1 设计编译／综合302

6.7.2 设计仿真概述304

6.7.3 LLS仿真方法305

6.7.4 ModelSim仿真310

6.7.5 测试向量的图形化描述方法312

6.8 设计实现314

6.8.1 基于CPLD/ispXPLD器件的设计实现316

6.8.2 基于ispXPGA器件的设计实现319

6.8.3 基于FPGA器件的设计实现322

6.8.4 设计优化方法330

6.9 设计验证338

6.9.1 静态时序分析概述338

6.9.2 Performance Analyst使用要点340

6.10 在系统器件编程345

6.10.1 ISP编程的硬件连接345

6.10.2 ispVM System简介347

6.10.3 ispVM System使用要点347

第7章 硬件描述语言VHDL初步356

7.1 概述356

7.2 VHDL设计文件的基本结构358

7.2.1 初识VHDL358

7.2.2 实体和结构体361

7.2.3 配置362

7.2.4 程序包和库364

7.3 对象、类型和属性367

7.3.1 对象367

7.3.2 数据类型367

7.3.3 VHDL的属性370

7.4 VHDL的功能描述方法373

7.4.1 并行描述语句373

7.4.2 顺序描述语句380

7.5 VHDL的结构描述方法383

7.6 过程和函数387

7.7 常用单元电路的设计实例393

7.7.1 组合电路393

7.7.2 时序电路396

附录 ISPB—99系列CPLD实验套件简介412

参考文献418