Verilog程序设计与EDA【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

Verilog程序设计与EDAPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

绪论1

0.1 关于Verilog HDL1

0.2 关于EDA2

第1章 Verilog HDL的基本结构与描述方式3

1.1 基本结构3

1.2 描述方式6

1.2.1 数据流描述方式6

1.2.2 行为描述方式9

1.2.3 结构化描述方式12

1.2.4 混合描述方式15

思考与习题17

第2章 Verilog HDL的基本要素18

2.1 标识符（identifier）18

2.2 格式与注释18

2.3 数据18

2.3.1 常量18

2.3.2 变量20

2.3.3 Verilog HDL四种基本的值20

2.4 数据类型21

2.4.1 线网类型21

2.4.2 寄存器类型23

2.5 操作符25

2.6 系统函数和系统任务27

2.7 编译预处理指令29

思考与习题30

第3章 Verilog HDL的基本语句31

3.1 赋值语句31

3.1.1 连续赋值语句和过程赋值语句31

3.1.2 阻塞赋值语句和非阻塞赋值语句31

3.2 块语句33

3.2.1 顺序块语句33

3.2.2 并行块语句33

3.3 条件语句33

3.3.1 if语句33

3.3.2 case语句34

3.3.3 条件操作符35

3.4 循环语句35

3.4.1 forever循环语句35

3.4.2 repeat循环语句35

3.4.3 while循环语句35

3.4.4 for循环语句36

3.5 结构说明语句36

3.5.1 任务（task）36

3.5.2 函数（function）37

3.6 行为描述语句38

3.6.1 initial语句38

3.6.2 always语句38

3.7 内置门语句40

3.7.1 多输入门40

3.7.2 多输出门41

3.7.3 使能门41

3.7.4 上拉和下拉42

3.8 内置开关语句42

3.8.1 mos开关43

3.8.2 cmos开关43

3.8.3 pass开关43

3.8.4 pass_en开关43

3.9 用户定义原语UDP44

3.9.1 UDP的结构44

3.9.2 UDP的实例化应用45

3.9.3 组合电路UDP举例45

3.9.4 时序电路UDP举例46

3.10 force强迫赋值语句49

3.11 specify延迟说明块50

3.12关于Verilog-2001新增的一些特性50

3.13 关于Verilog-200552

思考与习题53

第4章 组合电路设计54

4.1 简单组合电路设计54

4.1.1 表决电路54

4.1.2 码制转换电路56

4.1.3 比较器58

4.1.4 译码器60

4.2 复杂组合电路设计62

4.2.1 多位比较器62

4.2.2 多人表决器64

4.2.3 8选1数据选择器64

4.2.4 一位全加（减）器65

4.2.5 4位减法、加法器66

4.2.6 3位、8位二进制乘法器设计68

思考与习题69

第5章 时序电路设计70

5.1 简单时序电路设计70

5.1.1 基本D触发器70

5.1.2 带异步清0、异步置1的D触发器70

5.1.3 带异步清0、异步置1的JK触发器72

5.1.4 锁存器和寄存器73

5.2 复杂时序电路设计74

5.2.1 自由风格设计74

5.2.2 有限状态机FSM80

思考与习题88

第6章 仿真测试程序设计89

6.1 用Verilog HDL设计仿真测试程序89

6.1.1 七段数码管译码器测试模块89

6.1.2 分频器测试模块92

6.1.3 阻塞赋值与非阻塞赋值的测试模块93

6.1.4 序列检测器测试模块97

6.2 用ABEL-HDL设计仿真测试向量100

6.2.1 ABEL-HDL测试向量100

6.2.2 七段数码管译码器测试向量101

6.2.3 4位加法器测试向量102

6.2.4 序列检测器测试向量103

6.2.5 变模计数器测试向量105

思考与习题107

第7章 组合电路设计实例110

7.1 编码器110

7.2 译码器112

7.3 数据选择器115

7.4 数据分配器117

7.5 数值比较器120

思考与习题121

第8章 时序电路设计实例122

8.1 序列检测器122

8.2 脉冲分配器131

8.3 8路抢答器134

8.4 数字跑表136

8.5 交通灯控制系统140

8.6 以2递增的变模计数器145

8.7 定时器的Verilog编程实现147

8.8 ATM信元的接收及空信元的检测系统153

8.9 点阵汉字显示系统158

思考与习题172

第9章 EDA开发软件173

9.1 Xilinx公司的EDA开发软件173

9.2 Lattice公司的EDA开发软件188

9.2.1 ispDesignEXPERT应用189

9.2.2 ispDesignEXPERT应用举例191

9.2.3 ispLEVER Classic应用200

9.2.4 ispLEVER Classic应用实例202

9.2.5 Lattice Diamond简介209

思考与习题211

附录1 Verilog关键字212

附录2 Nexys3 Digilent技术支持213

附录3 Nexys3开发板214

参考文献215