数字系统设计基础【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

数字系统设计基础PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1篇 数字逻辑电路设计2

第1章 数制与编码2

1.1 进位计数制2

1.1.1 十进制2

1.1.2 二进制3

1.1.3 八进制和十六进制3

1.2 数制转换4

1.2.1 十进制和非十进制之间的转换4

1.2.2 用二进制数表示八进制数和十六进制数5

1.3 编码7

1.3.1 二--十进制(BCD)码7

1.3.2 格雷码8

1.3.3 字符码8

第2章 逻辑门10

2.1 基本逻辑运算及逻辑门10

2.1.1 “与”逻辑关系及“与”门10

2.1.2 “或”逻辑关系及“或”门12

2.1.3 “非”逻辑关系及“非”门13

2.2 常用的复合逻辑门14

2.2.1 与非门14

2.2.2 或非门14

2.2.3 与或非门15

2.2.4 异或门和异或非(同或)门15

2.2.5 正负逻辑16

2.3 集电极开路与非门和三状态与非门17

2.3.1 集电极开路与非门(OC门)17

2.3.2 三态与非门18

2.4 数字电路的分类、性能及器件名称的意义19

2.4.1 TTL系列逻辑电路20

2.4.2 CMOS系列逻辑电路22

2.4.3 逻辑门电路使用中的几个实际问题23

2.4.4 常用的TTL逻辑门芯片25

第3章 逻辑代数与逻辑函数化简27

3.1 逻辑代数的基本定律和规则27

3.1.1 逻辑代数的基本公式27

3.1.2 逻辑代数的基本规则28

3.2 逻辑函数的代数化简法29

3.2.1 逻辑函数与逻辑图30

3.2.2 逻辑函数的化简原则及化简方法30

3.3 逻辑函数的标准形式32

3.4 逻辑函数的卡诺图化简法34

3.4.1 卡诺图结构34

3.4.2 逻辑函数的卡诺图表示法35

3.4.3 逻辑函数的卡诺图化简法36

3.4.4 具有无关项的逻辑函数的化简37

第4章 组合逻辑电路的分析与设计39

4.1 组合逻辑电路的分析39

4.2 组合逻辑电路的设计41

4.3 组合电路中的竞争与冒险43

4.3.1 竞争现象43

4.3.2 冒险现象43

4.3.3 冒险现象的消除44

第5章 常见的组合逻辑电路46

5.1 编码器和译码器46

5.1.1 编码器46

5.1.2 译码器50

5.2 数据选择器57

5.2.1 数据选择器的工作原理57

5.2.2 数据选择器的应用58

5.3 算术运算电路60

5.3.1 半加器60

5.3.2 全加器60

5.4 奇偶校验器63

5.4.1 奇偶校验63

5.4.2 奇偶校验电路64

5.4.3 奇偶校验位的产生66

第6章 触发器67

6.1 基本RS触发器67

6.1.1 基本RS触发器电路组成和工作原理67

6.1.2 逻辑功能描述68

6.2 钟控触发器69

6.2.1 钟控RS触发器70

6.2.2 钟控D触发器72

6.2.3 钟控JK触发器72

6.2.4 钟控T触发器和T′触发器73

6.2.5 钟控触发器的空翻现象74

6.3 触发器逻辑功能转换75

6.3.1 D触发器转换为其它逻辑功能的触发器75

6.3.2 JK触发器转换为其它逻辑功能的触发器76

第7章 时序逻辑电路78

7.1 时序电路概述78

7.1.1 时序电路的特点78

7.1.2 时序电路的分类79

7.1.3 时序电路的描述方法79

7.2 同步时序电路分析81

7.2.1 同步时序电路的分析步骤81

7.2.2 同步时序电路的分析举例82

7.3 同步时序电路设计84

7.3.1 同步时序电路的设计步骤84

7.3.2 同步时序电路的设计举例85

7.4 异步时序电路92

第8章 常用时序逻辑器件94

8.1 计数器94

8.1.1 同步计数器95

8.1.2 异步计数器105

8.2 寄存器113

8.2.1 基本寄存器113

8.2.2 移位寄存器114

8.3 序列信号产生器118

第9章 脉冲产生电路和变换电路121

9.1 555定时电路121

9.1.1 电路组成121

9.1.2 功能描述123

9.2 多谐振荡器123

9.2.1 电路组成123

9.2.2 工作原理124

9.3 单稳态电路126

9.4 施密特电路128

第2篇 数字系统设计基础130

第10章 数字系统设计概述130

10.1 传统的系统硬件设计方法130

10.1.1 采用自下至上(Bottom Up)的设计方法130

10.1.2 采用通用的逻辑元、器件132

10.1.3 在系统设计的后期进行仿真和调试133

10.1.4 主要设计文件是电原理图133

10.2 利用硬件描述语言(HDL)的硬件电路设计方法133

10.2.1 采用自上至下(Top Down)的设计方法134

10.2.2 系统中可大量采用的ASIC芯片135

10.2.3 采用系统早期仿真136

10.2.4 降低了硬件电路设计难度136

10.2.5 主要设计文件是用HDL语言编写的源程序137

第11章 VHDL语言描述数字系统的基本方法138

11.1 VHDL语言描述数字系统的基本方法138

11.1.1 VHDL语言描述电路的基本方法138

11.1.2 常数、变量、信号所描述的对象143

11.1.3 数据类型145

11.1.4 运算操作符154

11.2 属性(ATTRIBUTE)描述157

11.2.1 描述时钟边沿的属性′EVENT158

11.2.2 描述数据范围的属性′RANGE和 ′REVERSE-RANGE158

第12章 VHDL语言的基本设计单元160

12.1 VHDL语言的基本设计单元构成160

12.1.1 最基本的设计单元构成160

12.1.2 一个完整的设计单元构成161

12.1.3 设计单元中描述部分的命名规则和注释的标记162

12.2 构造体的子结构描述162

12.2.1 BLOCK语句结构描述163

12.2.2 进程(PROCESS)语句结构描述165

12.2.3 子程序(SUBPROGRAM)语句结构描述166

12.3 库、包集合及配置172

12.3.1 库172

12.3.2 包集合174

12.3.3 配置175

第13章 VHDL语言构造体的描述方式178

13.1 构造体的行为描述方式178

13.1.1 代入语句178

13.1.2 延时语句180

13.1.3 多驱动器描述语句181

13.1.4 GENERIC语句183

13.2 构造体的寄存器传输(RTL)描述方式184

13.2.1 RTL描述方式的特点185

13.2.2 使用RTL描述方式应注意的几个问题186

13.3 构造体的结构描述方式191

13.3.1 构造体结构的描述的基本框架191

13.3.2 COMPONENT语句192

13.3.3 COMPONENT-INSTANT语句192

第14章 VHDL语言的主要描述语句194

14.1 顺序描述语句194

14.1.1 WAIT语句195

14.1.2 断言(ASSERT)语句198

14.1.3 信号代入语句199

14.1.4 变量赋值语句199

14.1.5 IF语句199

14.1.6 CASE语句202

14.1.7 LOOP语句207

14.1.8 NEXT语句209

14.1.9 EXIT语句210

14.2 并发描述语句211

14.2.1 进程(PROCESS)语句211

14.2.2 并发信号代入(Concurrent Signal Assignment)语句212

14.2.3 条件信号代入(Conditional Signal Assignment)语句213

14.2.4 选择信号代入(Selective Signal Assignment)语句213

14.2.5 并发过程调用(Concurrent Procedure Call)语句215

14.2.6 块(BLOCK)语句216

14.2.7 GENERATE语句220

第15章 基本逻辑电路设计224

15.1 组合逻辑电路设计224

15.1.1 编码器和译码器224

15.1.2 数据选择器229

15.1.3 加法器230

15.1.4 奇偶校验电路232

15.1.5 三态门电路及总线缓冲器234

15.2 时序电路设计237

15.2.1 时钟信号和复位信号的描述237

15.2.2 触发器和锁存器238

15.2.3 寄存器244

15.2.4 计数器及序列信号发生器245

第16章 VHDL语言程序的仿真、逻辑综合和下载250

16.1 仿真250

16.1.1 仿真输入信息的产生250

16.1.2 仿真模块的编写252

16.1.3 仿真△254

16.1.4 不同级别的仿真要求255

16.2 逻辑综合256

16.2.1 RTL描述至未优化的布尔描述的转换257

16.2.2 布尔优化描述257

16.2.3 门级映射258

16.3 VHDL程序模块的下载258

16.3.1 下载前的准备258

16.3.2 配置259

16.4 可编程逻辑器件介绍261

16.4.1 可编程逻辑器件分类261

16.4.2 可编程逻辑器件的几种典型结构262

16.4.3 FPGA和CPLD芯片介绍265

习题269

主要参考文献286