图书介绍

DSP数据通路基于累加器的测试【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

DSP数据通路基于累加器的测试
  • 肖继学著 著
  • 出版社： 成都：电子科技大学出版社
  • ISBN：9787811146998
  • 出版时间：2009
  • 标注页数：139页
  • 文件大小：6MB
  • 文件页数：148页
  • 主题词：数字信号－信号处理－累加器－测试技术－研究

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]
点击复制MD5值：31f26b5632b57b6b533ae7b83a5e0fff

下载说明

DSP数据通路基于累加器的测试PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载  详情点击-查看共享计划
建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第一章 绪论1

第二章 DSP数据通路的结构可测性设计17

2.1DSP数据通路的结构可测性设计方案17

2.2FFT处理器数据通路的结构可测性设计19

2.2.1DIF-FFT处理器的数据通路19

2.2.2DIF-FFT处理器数据通路的结构可测性设计20

2.3IIR滤波器数据通路的结构可测性设计22

2.3.1高阶IIR滤波器数据通路23

2.3.2IIR滤波器数据通路的可测性设计24

2.4DF-FPDLMS型自适应滤波器数据通路的结构可测性设计25

2.5DSP数据通路结构可测性设计方案的评估27

2.5.1额外硬件开销28

2.5.2对原电路性能的影响29

2.6小结29

第三章 DSP数据通路的基于累加器的BIST测试生成31

3.1累加生成器基本原理31

3.2基于累加器的加／减法器测试生成33

3.3DSP数据通路中加／减法器测试生成的优化36

3.3.1基于累加器的行波进位加法器测试生成的优化37

3.3.2基于累加器的超前进位加法器测试生成的优化43

3.3.3测试举例45

3.4DSP数据通路中乘法器的测试生成47

3.4.1阵列乘法器的TP48

3.4.2阵列乘法器TP的生成56

3.4.3测试举例58

3.5小结59

第四章 基于累加器的BIST低功耗测试生成61

4.1低功耗测试生成原理61

4.1.1格雷码（Gray Code）61

4.1.2伪格雷码63

4.2行波进位加法器的开关活动率67

4.3超前进位加法器的开关活动率69

4.4测试举例70

4.5伪格雷码编码器设计99

4.6小结100

第五章 DSP数据通路的基于累加器的BIST的测试101

5.1分阶分层的DSP数据通路测试方法101

5.2DIF-FFT处理器数据通路的测试101

5.2.1ASU层的测试101

5.2.2MU层中乘法器的测试104

5.2.3MU层中加、减法器的测试106

5.3IIR数字滤波器数据通路的测试107

5.3.1加法器层的测试108

5.3.2乘法器层的测试108

5.4DF-FPDLMS型自适应滤波器数据通路的测试112

5.4.1PM内乘法器层的测试112

5.4.2PM内加法器与PM外减法器层的测试114

5.4.3PM外加法器树型结构的测试115

5.5DSP数据通路分阶分层测试的性能117

5.5.1测试时间117

5.5.2故障覆盖率117

5.5.3测试额外硬件开销及其他118

5.6小结118

第六章 DSP数据通路中加法器的自测试119

6.1高效自测试设计119

6.1.1自测试方案119

6.1.2自测试设计120

6.1.3测试举例123

6.2BIST设计123

6.2.1BIST方案124

6.2.2累加器压缩原理与BIST实现124

6.2.3测试举例126

6.3小结129

参考文献131

热门推荐