EDA技术与CPLD/FPGA开发应用简明教程【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

EDA技术与CPLD/FPGA开发应用简明教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA概述与可编程逻辑器件1

1.1 EDA技术1

1.2 EDA技术发展历程1

1.2.1 20世纪70年代的计算机辅助设计CAD阶段2

1.2.2 20世纪80年代的计算机辅助工程设计CAE阶段2

1.2.3 20世纪90年代电子系统设计自动化EDA阶段2

1.3 面向CPLD/FPGA的EDA技术主要内容3

1.3.1 大规模可编程逻辑器件3

1.3.2 硬件描述语言（HDL）4

1.3.3 软件开发工具5

1.3.4 实验开发系统5

1.3.5 关于EDA技术的学习重点及学习方法6

1.4 EDA技术应用对象6

1.4.1 可编程逻辑器件7

1.4.2 半定制或全定制ASIC7

1.4.3 混合ASIC7

1.5 面向CPLD/FPGA的EDA开发流程7

1.5.1 设计输入8

1.5.2 逻辑综合和优化9

1.5.3 适配（目标器件的布局布线）9

1.5.4 仿真10

1.5.5 目标器件的编程／下载10

1.6 可编程逻辑器件10

1.6.1 PLD的分类11

1.6.2 PROM可编程原理12

1.6.3 GAL14

1.7 CPLD的结构与可编程原理15

1.7.1 CPLD的基本结构15

1.7.2 逻辑阵列宏单元16

1.7.3 I/O控制模块18

1.7.4 可编程连线阵列20

1.8 FPGA的结构与可编程原理21

1.8.1 FPGA的结构描述21

1.8.2 查找表逻辑结构22

1.8.3 CycloneⅢ系列器件与工作原理22

1.9 硬件测试技术25

1.9.1 内部逻辑测试25

1.9.2 JTAG边界扫描测试26

1.10 FPGA/CPLD产品概述26

1.10.1 Lattice公司的PLD器件26

1.10.2 Xilinx公司的PLD器件27

1.10.3 Altera公司的PLD器件28

1.11 编程与配置30

1.12 数字系统的设计方法简介31

1.12.1 数字系统的设计准则32

1.12.2 数字系统设计的艺术33

1.13 QuartusⅡ33

1.14 IP核35

1.15 EDA的发展趋势35

1.16 本章小结36

1.17 习题37

第2章 原理图输入法逻辑电路设计流程38

2.1 原理图输入设计方法的特点38

2.2 数字频率计设计任务导入39

2.3 原理图输入方式基本设计流程39

2.3.1 建立工作库文件夹和存盘原理图空文件40

2.3.2 创建工程41

2.3.3 功能简要分析44

2.3.4 编译前设置45

2.3.5 全程编译46

2.3.6 时序仿真测试电路功能48

2.4 引脚设置和编程下载51

2.4.1 引脚锁定51

2.4.2 配置文件下载53

2.4.3 AS模式直接编程配置器件54

2.4.4 JTAG间接模式编程配置器件54

2.4.5 USB-Blaster编程配置器安装方法56

2.5 层次化设计56

2.6 6位十进制频率计设计59

2.6.1 时序控制器设计60

2.6.2 顶层电路设计与测试61

2.7 本章小结61

2.8 习题61

第3章 VHDL结构和要素63

3.1 VHDL程序基本结构63

3.1.1 实体（ENTITY）64

3.1.2 结构体（ARCHITECTURE）67

3.2 子程序（SUBPROGRAM）69

3.2.1 函数（FUNCTION）70

3.2.2 过程（PROCEDURE）72

3.2.3 重载函数74

3.2.4 转换函数77

3.2.5 决断函数78

3.3 VHDL库78

3.3.1 库的种类78

3.3.2 库的用法79

3.4 VHDL程序包80

3.4.1 程序包定义80

3.4.2 预定义程序包82

3.5 配置（CONFIGURATION）84

3.6 VHDL文字规则85

3.6.1 关键字85

3.6.2 标识符85

3.6.3 数字86

3.6.4 字符和字符串87

3.6.5 下标名及下标段名87

3.6.6 注释88

3.7 数据对象88

3.7.1 变量（VARIABLE）89

3.7.2 信号（SIGNAL）89

3.7.3 常量（CONSTANT）90

3.8 数据类型91

3.8.1 VHDL预定义数据类型91

3.8.2 用户自定义数据类型96

3.8.3 数据类型转换100

3.9 运算操作符102

3.10 本章小结105

3.11 习题105

第4章 Quartus Ⅱ应用深入106

4.1 用VHDL设计十进制计数器的步骤106

4.1.1 建立工作库文件夹和编辑设计文件106

4.1.2 创建工程108

4.1.3 编译前设置110

4.1.4 全程编译111

4.1.5 时序仿真112

4.2 引脚锁定与硬件测试115

4.2.1 引脚锁定115

4.2.2 配置文件下载117

4.2.3 AS模式编程配置器件118

4.3 嵌入式逻辑分析仪使用方法119

4.4 本章小结123

4.5 习题123

第5章 VHDL语言描述语句125

5.1 VHDL语句概述125

5.2 VHDL并行语句126

5.2.1 并行信号赋值语句127

5.2.2 进程语句（PROCESS）132

5.2.3 块语句（BLOCK）136

5.2.4 子程序的并行调用语句137

5.2.5 元件例化语句（COMPONENT）138

5.2.6 生成语句（GENERATE）141

5.3 VHDL顺序语句143

5.3.1 顺序赋值语句144

5.3.2 IF语句146

5.3.3 CASE语句149

5.3.4 LOOP语句153

5.3.5 NULL语句158

5.3.6 WAIT语句159

5.4 VHDL程序设计难点解析160

5.4.1 面向硬件的设计思维161

5.4.2 组合电路和时序电路163

5.4.3 可编程逻辑设计的基本原则164

5.4.4 设计思想和技巧165

5.5 本章小结166

5.6 习题167

第6章 基本逻辑电路设计168

6.1 组合逻辑电路设计168

6.1.1 基本门电路168

6.1.2 三态门及总线缓冲器172

6.1.3 单向总线驱动器173

6.1.4 双向总线缓冲器174

6.2 时序逻辑电路设计174

6.2.1 时序电路特殊信号描述175

6.2.2 常用时序电路设计176

6.2.3 寄存器和移位寄存器179

6.2.4 计数器181

6.2.5 序列信号发生器、检测器186

6.3 存储器设计189

6.3.1 只读存储器（ROM）189

6.3.2 静态数据存储器（SRAM）190

6.3.3 先进先出堆栈（FIFO）192

6.4 本章小结194

6.5 习题194

第7章 CPLD/FPGA应用系统设计实例196

7.1 键盘接口的FPGA设计196

7.1.1 设计要求196

7.1.2 设计分析196

7.1.3 设计实现201

7.2 LED数码管显示控制202

7.2.1 LED数码管工作原理203

7.2.2 静态LED数码管驱动原理及其FPGA电路设计203

7.2.3 动态LED数码管驱动原理及其FPGA电路设计205

7.3 序列检测器的设计208

7.3.1 序列检测器设计思路208

7.3.2 VHDL源程序209

7.3.3 仿真结果210

7.4 数字频率计的设计210

7.4.1 数字频率计设计思路210

7.4.2 数字频率计的VHDL源程序212

7.5 数字秒表的设计215

7.5.1 数字秒表设计思路215

7.5.2 数字秒表的VHDL源程序216

7.6 交通信号控制器的设计219

7.6.1 交通信号控制器设计思路219

7.6.2 VHDL源程序220

7.6.3 系统的有关仿真226

7.6.4 系统的硬件验证227

7.6.5 设计技巧分析227

7.7 智能函数发生器的设计227

7.7.1 智能函数发生器的设计思路228

7.7.2 模块及模块功能228

7.8 SPWM发生器设计234

7.8.1 SPWM信号产生的基本原理234

7.8.2 设计方案235

7.8.3 设计的顶层原理图和程序236

7.8.4 主要模块的VHDL程序236

7.9 本章小结240

7.10 习题240

第8章 有限状态机的设计243

8.1 状态机的一般形式243

8.1.1 状态机的特点244

8.1.2 状态机的基本结构和功能244

8.1.3 一般状态机的VHDL描述245

8.2 摩尔状态机的设计248

8.2.1 多进程结构状态机249

8.2.2 单进程Moore型有限状态机253

8.2.3 序列检测器之状态机设计255

8.3 Mealy型有限状态机的设计257

8.4 状态机图形编辑设计方法260

8.5 状态编码262

8.5.1 直接输出型编码263

8.5.2 顺序编码265

8.5.3 一位热码状态编码266

8.6 非法状态处理266

8.6.1 程序直接导引法267

8.6.2 状态编码监测法268

8.7 三层电梯控制器的设计268

8.7.1 三层电梯控制器的功能269

8.7.2 三层电梯控制器的设计思路269

8.7.3 三层电梯控制器的综合设计269

8.7.4 三层电梯控制器的波形仿真274

8.7.5 N层电梯控制器的设计技巧分析274

8.8 本章小结275

8.9 习题275

第9章 宏功能模块与IP应用277

9.1 宏功能模块概述277

9.1.1 知识产权核的应用277

9.1.2 使用Mega Wizard Plug-In Manager278

9.1.3 在QuartusⅡ中对宏功能模块进行例化279

9.1.4 宏功能模块LPM计数器的使用方法279

9.2 存储器模块的定制与应用284

9.2.1 存储器初始化文件生成284

9.2.2 定制LPM ROM元件287

9.3 在系统存储器单元读写编辑器290

9.4 RAM定制292

9.4.1 RAM定制和调用292

9.4.2 对LPM_RAM仿真测试294

9.4.3 VHDL的存储器描述及相关属性295

9.4.4 存储器配置文件属性定义和结构设置296

9.5 FIFO定制298

9.6 8051单片机IP核应用299

9.7 本章小结301

9.8 习题301

第10章 FPGA在DSP领域中的应用303

10.1 快速加法器的设计303

10.1.1 4位二进制并行加法器303

10.1.2 8位二进制加法器的源程序304

10.2 快速乘法器的设计305

10.2.1 设计思路305

10.2.2 快速乘法器VHDL源程序306

10.3 数字滤波器的设计311

10.3.1 数字滤波器概述311

10.3.2 数字滤波器的原理分析312

10.3.3 数字滤波器系统实现313

10.3.4 数字滤波器系统原理框图313

10.3.5 数字滤波器项层IIR模块314

10.3.6 数字滤波器的VHDL语言程序314

10.3.7 数字滤波器系统性能测试316

10.4 本章小结316

10.5 习题317

第11章 FPGA在通信工程中的应用319

11.1 二进制振幅键控（ASK）调制器与解调器设计319

11.1.1 ASK信号调制原理319

11.1.2 ASK信号解调原理320

11.1.3 ASK调制VHDL程序321

11.1.4 ASK解调VHDL程序323

11.2 二进制频移键控（FSK）调制器与解调器设计324

11.2.1 FSK信号调制原理324

11.2.2 FSK信号解调原理325

11.2.3 FSK调制VHDL程序及仿真326

11.2.4 FSK解调VHDL程序及仿真327

11.3 二进制相位键控（PSK）调制器与解调器设计329

11.3.1 基本概念329

11.3.2 CPSK信号调制331

11.3.3 DPSK信号调制332

11.3.4 DPSK信号解调333

11.3.5 DPSK调制方框图及电路符号334

11.4 UART接口设计336

11.4.1 UART概述336

11.4.2 UART系统FPGA接口电路337

11.4.3 UART系统FPGA程序设计337

11.5 本章小结337

11.6 习题338

第12章 SOPC系统开发技术340

12.1 NiosII 32位RSIC嵌入式处理器340

12.1.1 Nios II结构340

12.1.2 Nios II处理器的特点343

12.1.3 Nios II处理器的优势343

12.2 基于Nios II的SOPC开发流程345

12.2.1 Nios II系统设计流程345

12.2.2 Avalon总线外设347

12.2.3 Avalon总线信号351

12.2.4 自定制指令353

12.2.5 HAL系统库354

12.3 SOPC系统设计示例355

12.3.1 基于Nios II LED控制的硬件系统设计356

12.3.2 基于Nios II IDE环境LED控制的软件设计367

12.4 本章小结370

12.5 习题371

附录1 VHDL程序设计的语法结构373

附录2 VHDL语言关键词和保留字377

附录3 VHDL预定义程序包及缩略词汇表379

附录4 实验及实训项目382

参考文献422