VHDL实例剖析【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

VHDL实例剖析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基础篇1

第1章 概述1

1.1 硬件描述语言1

1.1.1 硬件描述语言的产生1

1.1.2 利用硬件描述语言设计硬件电路的方法2

1.1.3 硬件描述语言的种类3

1.2 VHDL硬件描述语言4

1.2.1 VHDL语言的历史4

1.2.2 VDL语言的主要优势4

1.2.3 VHDL语言的不足之处6

1.2.4 VHDL语言的设计流程6

第2章 VHDL语言程序的基本模型结构7

2.1 VHDL语言程序的基本结构7

2.1.1 实体说明8

2.1.2 结构体12

2.2 VHDL语言结构体的三种描述方法14

2.2.1 结构体的行为描述14

2.2.2 结构体的数据流描述16

2.2.3 结构体的结构化描述17

2.3 VHDL语言结构体的子结构描述19

2.3.1 块语句结构19

2.3.2 进程语句结构21

2.3.3 子程序语句结构24

第3章 VHDL语言程序的基本语法32

3.1 数据对象32

3.1.1 常量32

3.1.2 变量33

3.1.3 信号35

3.1.4 文件36

3.2 数据类型37

3.2.1 标准的数据类型37

3.2.2 用户定义的数据类型39

3.2.3 用户定义的子类型数据43

3.2.4 数据类型的转换43

3.3 操作运算符44

3.3.1 逻辑运算符45

3.3.2 算术运算符46

3.3.3 关系运算符47

3.3.4 并置运算符47

3.3.5 运算符的优先级48

3.4 词法描述49

3.4.1 字符集49

3.4.2 词法单元50

3.4.3 分界符50

3.4.4 标识符51

3.4.5 注释52

3.4.6 字符和字符串文字53

3.4.7 位串文字53

3.4.8 抽象文字54

第4章 VHDL语言程序的基本描述语句55

4.1 顺序语句55

4.1.1 顺序赋值语句55

4.1.2 WAIT语句58

4.1.3 IF语句61

4.1.4 CASE语句66

4.1.5 LOOP语句68

4.1.6 NEXT语句70

4.1.7 EXIT语句71

4.1.8 RETURN语句72

4.1.9 NULL语句72

4.1.1 0断言语句73

4.1.1 1REPORT语句74

4.2 并行语句74

4.2.1 并行信号赋值语句75

4.2.2 块语句81

4.2.3 进程语句83

4.2.4 过程调用语句85

4.2.5 参数传递语句86

4.2.6 元件例化语句88

4.2.7 生成语句90

4.2.8 并行断言语句94

第5章 VHDL语言程序的高级特征96

5.1 库96

5.1.1 库的基本概念96

5.1.2 常见的库97

5.2 程序包98

5.2.1 程序包的基本概念98

5.2.2 常见的程序包102

5.3 配置103

5.3.1 默认连接和默认配置103

5.3.2 元件的配置104

5.3.3 块的配置106

5.3.4 结构体的配置107

5.4 VHDL语言中的属性描述108

5.4.1 数值属性109

5.4.2 函数属性113

5.4.3 信号属性119

5.4.4 数据类型属性124

5.4.5 数据范围属性124

5.5 重载125

5.5.1 子程序重载125

5.5.2 运算符重载134

第6章 常用逻辑电路的VHDL语言程序136

6.1 常用组合逻辑电路的VHDL语言程序136

6.1.1 门电路136

6.1.2 编码器141

6.1.3 译码器145

6.1.4 选择器150

6.1.5 缓冲器154

6.1.6 运算器156

6.2 常用时序逻辑电路的VHDL语言程序158

6.2.1 触发器158

6.2.2 寄存器165

6.2.3 移位寄存器167

6.2.4 计数器172

第二部分 提高篇178

第7章 小型的设计实例178

7.1 七段字符显示器178

7.2 加法器183

7.3 分频电路187

7.4 8×9FIFO电路191

7.5 内存控制器195

第8章 XILINXISE4.2 i快速入门199

8.1 XILINXISE4.2 i概述及设计流程199

8.2 设计开始200

8.2.1 软件的安装200

8.2.2 运行ISE软件203

8.2.3 使用在线帮助209

8.3 设计输入VHDL209

8.3.1 创建一个新的工程项209

8.3.2 创建一个计数器模块210

8.3.3 利用计数器模板修改计数器模块211

8.4 仿真行为模型功能仿真212

8.4.1 创建一个testbench波形源文件212

8.4.2 初始化计数器输入213

8.4.3 生成预期的输出响应214

8.5 使用ModelSim进行仿真214

8.5.1 行为仿真214

8.5.2 布局布线后的仿真215

第9章 XILINXISE4.2 i的高级应用217

9.1 设计输入（Schematic原理图输入）217

9.1.1 创建VHDL模块生成一个原理图符号217

9.1.2 创建一个新的项层原理图217

9.1.3 例化VHDL模块218

9.1.4 原理图中连线218

9.1.5 为连线添加网络名219

9.1.6 为总线添加网络名220

9.1.7 添加输入／输出管脚标记221

9.2 设计输入（FSM状态机输入）221

9.2.1 状态机的建立生成VHDL代码222

9.2.2 设计的功能仿真并产生TestBench228

9.3 设计输入（HDL硬件描述语言输入方式）229

9.3.1 层次性结构的描述230

9.3.2 上层文件和下层文件的连接方式232

9.3.3 一个包含底层文件的实例235

9.4 设计实现251

9.4.1 运行实现设计252

9.4.2 在资源分配器Floorplanner中查看设计布局252

9.5 对顶层文件进行时序仿真253

9.5.1 创建一个testbench波形源文件253

9.5.2 初始化计数器输入254

9.5.3 生成预期的输出响应254

9.5.4 布局布线后的仿真255

9.6 IP包的嵌入使用256

第10章 CPLD/FPGA的边界扫描与下载方式262

10.1 引言262

10.2 边界扫描测试的结构263

10.3 测试逻辑的控制267

10.4 边界扫描的具体应用270

10.5 XILINX器件的下载274

10.5.1 XILINX器件的下载电缆274

10.5.2 XILINX器件的下载方式278

第三部分 应用篇282

第11章 VHDL在数据通信领域的实际应用282

11.1 UTOPIA2接口实例282

11.1.1 UTOPIA2接口的原理描述282

11.1.2 VHDL程序286

11.2 UART的实例设计304

11.2.1 UART的结构304

11.2.2 UART的内部寄存器305

11.2.3 UART的发送器316

11.2.4 UART的接收器325

11.2.5 UART的中断状态机和管脚说明335

11.2.6 MODEM控制模块347

11.3 使用EPLD配置FPGA的实例349

11.3.1 使用EPLD配置FPGA的原理349

11.3.2 VHDL程序350

11.4 高速FIFO的实例355

11.4.1 高速FIFO的原理355

11.4.2 同步FIFO的VHDL程序358

11.4.3 异步FIFO的VHDL程序363

11.5 使用FPGA内部的DLL374

11.5.1 FPGA中DLL的功能介绍374

11.5.2 VHDL程序1-DLL的标准使用379

11.5.3 VHDL程序2-DLL的为其他非VIRTEX芯片提供时钟384

11.6 可综合200MHz的ZBTSRAM接口386

11.6.1 接口原理描述386

11.6.2 VHDL程序388

第12章 VHDL编程风格与编码指南401

12.1 说明401

12.2 VHDL编码风格401

12.2.1 文件头401

12.2.2 联机注释403

12.2.3 命名规则403

12.3 VHDL编码指导404

12.3.1 在VHDL编码中层次化设计404

12.3.2 关于锁存和寄存器405

12.3.3 关于元件例化和黑箱操作408

12.3.4 DATAPATH的分析408

附录A VHDL的保留字415

附录B VHDL的标准包集合文件417

参考文献460