图书介绍

基于FPGA的EDA/Sopc技术与VHDL【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

基于FPGA的EDA/Sopc技术与VHDL
  • 杨晓慧等编著 著
  • 出版社: 北京:国防工业出版社
  • ISBN:7118051837
  • 出版时间:2007
  • 标注页数:284页
  • 文件大小:51MB
  • 文件页数:294页
  • 主题词:可编程序逻辑器件-基本知识

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]

下载说明

基于FPGA的EDA/Sopc技术与VHDLPDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

第1章 绪论1

1.1 EDA技术的涵义1

1.2 EDA技术的发展历程1

1.3 EDA技术实现目标2

1.4 硬件描述语言3

1.5 基于EDA工具的开发流程4

1.6 EDA的开发厂商与EDA工具软件6

1.7 EDA的发展趋势7

1.8 基于FPGA的SOPC技术8

1.9 互联网上的EDA资源9

习题10

第2章 可编程逻辑器件结构、编程与配置11

2.1 可编程逻辑器件概述11

2.1.1 PLD的发展进程12

2.1.2 可编程逻辑器件的分类12

2.2 基于乘积项的CPLD结构与工作原理13

2.3 基于查找表(Look-Up-Table)的FPGA结构与工作原理15

2.4 其他类型的FPGA、CPLD及工程选择18

2.5 IP内核18

2.6 FPGA/CPLD测试技术19

2.7 FPGA/CPLD产品简介21

2.7.1 Lattice公司CPLD器件系列21

2.7.2 Xilinx公司的FPGA和CPLD器件系列21

2.7.3 Altera公司FPGA和CPLD器件系列21

2.8 CPLD和FPGA的编程与配置24

2.8.1 利用ByteBlaster Ⅱ并口下载电缆进行配置25

2.8.2 利用ByteBlasterMV并口下载电缆进行配置29

2.8.3 利用MasterBlaster串行/USB通信电缆进行配置31

2.8.4 利用BitBlaster串行下载电缆进行配置32

2.8.5 利用FPGA的专用芯片进行配置33

2.8.6 使用单片机配置FPGA36

2.8.7 使用CPLD配置FPGA38

习题39

第3章 硬件描述语言(VHDL)40

3.1 VHDL简介40

3.1.1 VHDL的产生40

3.1.2 VHDL的特点40

3.2 VHDL程序结构42

3.2.1 VHDL库43

3.2.2 VHDL程序包44

3.2.3 实体46

3.2.4 结构体47

3.2.5 配置48

3.3 VHDL中的数据对象与数据类型52

3.3.1 数据对象52

3.3.2 数据类型54

3.4 基本词法单元与操作符62

3.4.1 VHDL中的词法单元包括注释、数字、字符、字符串和位串62

3.4.2 VHDL中的操作符64

3.5 VHDL基本语句69

3.5.1 并行语句69

3.5.2 顺序语句79

3.6 VHDL与硬件电路的对应86

3.6.1 组合逻辑电路的VHDL描述87

3.6.2 时序逻辑电路的VHDL描述95

3.7 有限状态机102

3.7.1 一般状态机的设计103

3.7.2 Moore型有限状态机的设计106

3.7.3 Mealy型有限状态机的设计113

3.7.4 状态编码及剩余状态处理115

第4章 Quartus Ⅱ功能及应用120

4.1 Quartus Ⅱ功能简介120

4.1.1 设计输入120

4.1.2 综合121

4.1.3 布局布线122

4.1.4 时序分析122

4.1.5 仿真123

4.1.6 编程和配置123

4.1.7 调试124

4.1.8 系统级设计125

4.2 原理图设计方法126

4.2.1 建立Quartus Ⅱ工程文件126

4.2.2 源文件原理图的输入130

4.2.3 时序仿真133

4.3 VHDL文本输入设计及引脚设置、下载和硬件测试136

4.3.1 VHDL文本输入设计方法136

4.3.2 引脚设置、下载和硬件测试136

4.3.3 对配置器件的编程下载139

4.4 顶层电路的设计140

4.5 LPM参数化宏功能模块与IP的应用142

4.5.1 宏模块应用实例143

4.5.2 在系统存储器数据读写编辑器的应用151

4.5.3 其他存储器模块的定制与应用152

4.5.4 LPM嵌入式锁相环的调用158

4.5.5 IP核的使用160

4.6 Signal Tap Ⅱ嵌入式逻辑分析仪的使用165

4.6.1 SignalTap Ⅱ使用实例165

4.6.2 SignalTap Ⅱ的触发信号的编辑169

4.7 多种LPM模块应用实例171

第5章 常用电路的设计173

5.1 键盘扫描电路的设计173

5.1.1 键盘扫描电路框图设计与工作原理173

5.1.2 顶层电路设计180

5.2 DAC 0832接口电路及程序设计180

5.2.1 DAC 0832接口电路及功能180

5.2.2 DAC 0832接口电路的程序设计182

5.3 FPGA对LCD的控制电路184

5.3.1 MDLS系列液晶显示模块184

5.3.2 显示模块驱动电路的程序设计186

5.4 LED显示管理电路188

5.4.1 扫描信号发生器189

5.4.2 显示缓存器190

5.4.3 多路选择器191

5.4.4 七段译码器192

5.4.5 闪烁模块193

5.4.6 时钟发生器195

5.4.7 LED显示管理顶层电路实现197

5.5 FPGA对LED显示器的控制198

5.5.1 FPGA实现LED静态显示控制198

5.5.2 FPGA实现LED动态显示控制199

5.6 只读存储器202

5.7 二进制振幅键控(ASK)调制器与解调器设计203

5.7.1 ASK调制电路的VHDL程序205

5.7.2 ASK解调电路的VHDL程序207

5.8 数字密码锁的设计209

5.9 多功能波形发生器的设计212

5.9.1 多功能波形发生器的设计要求及系统组成212

5.9.2 系统的软件部分设计215

第6章 MATLAB/DSP Builder硬件模块设计225

6.1 DSP Builder元件库简介227

6.2 FSK调制器设计230

6.2.1 建立设计模型230

6.2.2 Simulink模型仿真234

6.2.3 SignalCompiler使用方法236

6.2.4 使用Quartus Ⅱ实现时序仿真237

6.2.5 使用Quartus Ⅱ硬件测试与硬件实现238

6.3 直接数字合成DDS设计238

6.3.1 直接数字合成DDS基本原理238

6.3.2 用DSP Builder设计DDS240

6.4 AM调制器设计242

6.4.1 AM调制原理242

6.4.2 AM调制器参数设置244

6.5 FSK硬件环HIL仿真设计246

6.6 使用FIR IP Core设计FIR滤波器250

第7章 SOPC技术入门255

7.1 SOPC技术简介255

7.2 Nios Ⅱ嵌入式软核概况257

7.3 SOPC Builder简介259

7.4 基于Nios Ⅱ的工程的创建与实现260

7.5 典型Nios Ⅱ系统的创建267

7.6 简单的片上可编程系统举例272

7.7 利用ModelSim仿真275

7.8 嵌入式操作系统278

参考文献283

热门推荐