FPGA与SOPC设计教程 DE2实践【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

FPGA与SOPC设计教程 DE2实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA基本概念与DE2开发平台1

1.1 可编程逻辑器件1

1.1.1 可编程逻辑器件概述1

1.1.2 CPLD的结构与原理3

1.1.3 FPGA的结构与原理5

1.1.4 结构化ASIC7

1.2 Cyclone Ⅱ系列FPGA9

1.2.1 Cyclone Ⅱ系列FPGA概述9

1.2.2 逻辑单元11

1.2.3 逻辑阵列块（LAB）13

1.2.4 MultiTrack互连15

1.2.5 全局时钟网络及锁相环19

1.2.6 嵌入式存储器23

1.2.7 嵌入式乘法器25

1.2.8 IOE的结构及特性28

1.3 DE2开发平台30

1.3.1 DE2板上资源及硬件布局30

1.3.2 DE2原理32

1.4 DE2平台的开发环境43

1.4.1 安装Quartus Ⅱ及相关软件包43

1.4.2 安装DSP Builder44

第2章 FPGA设计流程46

2.1 Quartus Ⅱ设计流程概述46

2.2 设计输入51

2.3 设计约束和分配54

2.4 设计综合56

2.5 布局布线58

2.6 基于模块的设计60

2.7 仿真62

2.8 时序分析65

2.9 时序逼近67

2.10 用Quartus Ⅱ完成FPGA设计的实例69

2.10.1 建立一个新工程69

2.10.2 设计输入71

2.10.3 分配引脚76

2.10.4 电路仿真77

2.10.5 编程与配置FPGA80

第3章 SOPC技术83

3.1 SOPC Builder83

3.1.1 Altera的SOPC技术83

3.1.2 SOPC系统设计流程86

3.2 Avalon交换架构87

3.2.1 Avalon总线基本概念87

3.2.2 Avalon总线信号91

3.2.3 Avalon总线传输类型及时序95

3.3 Nios Ⅱ软核处理器100

3.3.1 Nios Ⅱ软核处理器概述100

3.3.2 Nios Ⅱ软核处理器的硬件结构102

3.4 Nios Ⅱ软核处理器软件开发103

3.4.1 HAL系统库104

3.4.2 Nios Ⅱ IDE105

3.5 SOPC系统设计实例107

3.5.1 SOPC系统设计流程107

3.5.2 SOPC系统设计实例108

3.6 DE2开发板描述及组件库123

3.6.1 在SOPC Builder中加入DE2开发板描述及组件库123

3.6.2 DE2 NIOS系统124

3.6.3 在NiosⅡ IDE中使用Flash Programmer130

第4章 DE2平台应用133

4.1 DE2平台内嵌的USB Blaster及FPGA配置133

4.2 音频编／解码135

4.2.1 音频编／解码硬件芯片WM8731135

4.2.2 WM8731控制电路的实现138

4.2.3 用WM8731 D/A转换器产生正弦波144

4.3 使用SDRAM及SRAM153

4.3.1 在Nios Ⅱ中使用SDRAM153

4.3.2 在Nios Ⅱ中使用SRAM156

4.4 视频D/A转换器158

4.4.1 视频D/A转换器158

4.4.2 VGA显示器应用示例161

4.5 彩色LCM显示器167

4.6 用DE2平台实现视频解码174

4.6.1 电视解码原理174

4.6.2 用DE2平台实现电视接收机177

4.7 USB OTG184

4.8 网络接口187

4.8.1 DM9000A硬件接口187

4.8.2 DM9000A与Avalon总线的接口及硬件抽象层189

4.8.3 LWIP及其在DE2平台上的应用190

4.9 RS232接口196

4.10 DE2控制面板199

4.10.1 安装DE2控制面板199

4.10.2 控制LED、七段数码管和LCD显示201

4.10.3 FLASH下载器201

4.10.4 SDRAM/SRAM控制器和下载器202

4.10.5 PS/2和七段数码管的显示控制203

4.10.6 DE2控制面板的总体结构204

4.10.7 多端口SRAM/SDRAM/FLASH控制器206

4.10.8 VGA显示控制207

4.11 DE2高级应用范例209

4.11.1 DE2平台出厂设置209

4.11.2 DE2电视机209

4.11.3 USB画笔211

4.11.4 卡拉OK机212

4.11.5 USB设备213

4.11.6 以太网信息包的发送和接收214

4.11.7 SD卡音乐播放器214

4.12 LCM及CIS在DE2平台上的应用范例215

4.12.1 TRDB-LCM在DE2平台上的应用范例215

4.12.2 TRDB-DC2在DE2平台上的应用范例216

第5章 基于Altera FPGA的DSP技术220

5.1 DSP Builder220

5.2 用DSPBuilder实现FIR滤波器222

5.2.1 建立FIR滤波器设计223

5.2.2 在Simulink中仿真并生成VHDL代码226

5.3 在DSP Builder中定制开发板库229

5.3.1 硬件平台与DSP Builder229

5.3.2 定制开发板库232

第6章 数字系统设计练习244

6.1 开关、LED灯及多路复用器244

6.1.1 将输入／输出器件连接到FPGA上244

6.1.2 2选1多路复用器245

6.1.3 3位宽5选1多路复用器246

6.1.4 用七段数码管显示简单字符247

6.1.5 循环显示5个字符248

6.1.6 循环显示8个字符249

6.2 二进制与BCD码的转换及显示250

6.2.1 二进制数字的显示250

6.2.2 二进制值到十进制值的转换250

6.2.3 并行加法器252

6.2.4 1位BCD加法器253

6.2.5 2位BCD加法器253

6.2.6 2位BCD加法器的另一种实现253

6.2.7 6位二进制数转换为2位十进制数的电路254

6.3 无符号数乘法器254

6.3.1 4位二进制数乘法255

6.3.2 8位二进制数乘法256

6.3.3 用LPM实现8位二进制数乘法256

6.4 锁存器和触发器256

6.4.1 RS锁存器256

6.4.2 D锁存器257

6.4.3 D触发器258

6.4.4 三种存储单元258

6.4.5 D触发器的应用259

6.5 计数器260

6.5.1 用T触发器实现16位计数器260

6.5.2 用赋值语句实现16位计数器260

6.5.3 用LPM实现16位计数器260

6.5.4 闪烁的数码管261

6.5.5 循环显示的“HELLO”261

6.6 时钟与定时器261

6.6.1 3位BCD计数器261

6.6.2 实时时钟261

6.6.3 反应时间测试电路262

6.7 有限状态机262

6.7.1 One-hot编码的FSM262

6.7.2 二进制编码的FSM264

6.7.3 序列检测FSM266

6.7.4 模10加计数器266

6.7.5 用移位寄存器与FSM实现“HELLO”的循环显示266

6.7.6 用FSM实现“HELLO”的自动循环显示267

6.7.7 移动速度可控的“HELLO”的自动循环显示267

6.8 存储器块267

6.8.1 用LPM实现RAM268

6.8.2 在DE2上验证RAM270

6.8.3 用Verilog实现RAM270

6.8.4 FPGA片外RAM的使用270

6.8.5 用LPM实现简单双口RAM272

6.8.6 伪双口RAM273

6.8.7 用DE2控制面板查看并修改片外RAM的内容275

6.9 简单的处理器275

6.9.1 实现一个简单的处理器277

6.9.2 为处理器增加程序存储器280

6.10 增强型处理器281

6.10.1 扩展处理器的指令集并增加地址译码功能281

6.10.2 在数码管上滚动显示单词284

6.10.3 增加单词显示速度控制功能284

第7章 “计算机组成原理”课程练习285

7.1 一个简单的计算机系统285

7.1.1 建立一个简单的计算机系统285

7.1.2 对序列中出现的连续的1计数286

7.1.3 指令的组成287

7.1.4 子程序288

7.1.5 对交替出现的1和0计数288

7.1.6 C语言与汇编语言的比较288

7.2 程序控制输入／输出288

7.2.1 建立包含三个PIO接口部件的系统289

7.2.2 用Nios Ⅱ汇编语言实现数据输入、累加及输出290

7.2.3 用按键控制数据读取291

7.2.4 用七段数码管显示十六进制累加结果291

7.2.5 将累加结果转换成十进制显示291

7.3 子程序与堆栈292

7.3.1 建立一个Nios Ⅱ系统292

7.3.2 对32位正整数排序292

7.3.3 用子程序实现排序任务293

7.3.4 用堆栈向子程序传递参数293

7.3.5 用递归算法计算阶乘293

7.4 轮询与中断294

7.4.1 建立一个包含计时器及JTAG UART的Nios Ⅱ系统295

7.4.2 通过JTAG UART向主机发送字符296

7.4.3 用JTAG UART实现打字机功能297

7.4.4 使用中断方式实现打字机功能297

7.4.5 计时器中断的使用298

7.5 总线通信299

7.5.1 实现外部总线桥及七段数码管控制器301

7.5.2 将SRAM控制器连接到外部总线上303

7.5.3 通过外部总线将SRAM中的数据显示到数码管上304

附录A DE2原理图305

附录B DE2平台上EP2C35F672引脚分配329

参考文献334