CPLD/FPGA与ASIC设计实践教程 第2版【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

CPLD/FPGA与ASIC设计实践教程 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

1.1　概述1

1.1.1 电子器件的发展1

1.1.2　电子设计技术的发展2

1.2　EDA技术的发展史2

1.2.1　EDA概念2

1.2.2　EDA技术的发展3

1.3 CPLD/FPGA的发展史4

1.3.1　数字集成电路的分类4

1.3.2　可编程逻辑器件的发展史5

1.4　常用EDA设计工具介绍6

1.4.1 电子电路设计与仿真工具6

1.4.2　PCB设计软件7

1.4.3　IC设计软件7

1.4.4　CPLD/FPGA应用设计工具8

1.5　数字系统的设计方法13

1.5.1　数字电路设计的基本方法13

1.5.2　现代数字系统的设计方法14

1.5.3　CPLD/FPGA应用设计流程15

1.5.4　基于Quartus II的设计流程17

1.5.5　基于ISE的设计流程18

思考与练习题20

第2章　可编程逻辑器件基础22

2.1 引言22

2.2　PLD器件及其分类23

2.2.1　PLD器件23

2.2.2　PLD的分类24

2.3　可编程逻辑器件结构简介24

2.3.1　标准门单元、电路示意和PAL等效图24

2.3.2　PLD的逻辑表示方法24

2.3.3　PLD的基本结构25

2.4 CPLD/FPGA的结构和原理30

2.4.1　EPLD和CPLD的基本结构30

2.4.2　FPGA的基本结构36

2.5 CPLD/FPGA器件的编程41

2.5.1　Altera公司的EPLD/CPLD器件及其配置与编程41

2.5.2　Lattice公司的ISP-CPLD器件及其编程47

2.5.3　Xilinx公司的CPLD/FPGA器件及其编程48

2.5.4　CPLD/FPGA通用下载电路设计50

2.6　边界扫描测试技术53

思考与练习题55

第3章　EDA工具应用设计实践56

3.1　Quartus II简介56

3.2　Quartus II的使用方法57

3.2.1　原理图输入法57

3.2.2　HDL输入法70

思考与练习题73

第4章　数字系统与Verilog HDL描述74

4.1　Verilog HDL的一般结构74

4.1.1 电子系统、电路和模块74

4.1.2　Verilog HDL模块的结构75

4.1.3　Verilog HDL模块的描述方式77

4.2　数字电路的Verilog HDL模型与设计85

4.2.1　交通灯监视电路设计85

4.2.2　四位二进制数／8421BCD码86

4.2.3　函数发生器设计87

4.2.4　四选一数据选择器90

4.2.5　三进制计数器设计92

4.2.6　移位寄存器设计94

4.2.7　伪随机序列信号发生器设计95

思考与练习题97

第5章　Verilog HDL语言基础99

5.1 为什么要用Verilog HDL99

5.1.1　概述99

5.1.2　Verilog HDL和VHDL比较99

5.1.3　Verilog HDL语言的主要功能102

5.1.4　传统数字电路设计方法的回顾102

5.2　Verilog HDL基础语法104

5.2.1　Verilog HDL的词法104

5.2.2　Verilog HDL的数据类型106

5.2.3　Verilog HDL运算符及表达式110

5.2.4　系统任务与系统函数116

5.2.5　Verilog HDL的仿真120

5.3　Verilog HDL行为描述124

5.3.1　行为描述的结构124

5.3.2　语句块127

5.3.3　控制语句129

5.3.4　赋值语句135

5.3.5　任务与函数结构140

5.3.6　时序控制143

5.3.7　用户定义的原语144

思考与练习题147

第6章　Verilog HDL设计进阶149

6.1　Verilog HDL编程风格149

6.2　组合逻辑电路设计151

6.2.1　基本的门电路151

6.2.2　数据比较器153

6.2.3　数据选择器153

6.2.4　编码器和译码器设计154

6.3　时序逻辑电路设计155

6.3.1　触发器设计156

6.3.2　数据锁存器设计157

6.3.3　数据寄存器设计157

6.3.4　移位寄存器设计158

6.3.5　计数器设计158

6.4　状态机设计160

6.4.1　状态机的结构160

6.4.2　利用Verilog HDL设计状态机160

6.5　设计方法与技巧164

6.5.1　逻辑综合164

6.5.2　综合工具的性能165

6.5.3　综合的一般原则165

6.5.4　HDL编码指导167

6.5.5　如何消除毛刺168

6.5.6　阻塞赋值与非阻塞赋值的区别169

6.5.7　代码对综合的影响172

6.5.8　用always块实现较复杂的组合逻辑电路175

6.5.9　Verilog HDL中函数的使用176

6.5.10　Verilog HDL中任务的使用176

思考与练习题177

第7章　综合设计实例180

7.1　篮球30秒可控计时器180

7.2　汽车尾灯控制电路183

7.3　交通控制灯逻辑电路186

7.4　简易电子钟189

7.5　环行计数器与扭环行计数器192

7.6　洗衣机控制电路194

7.7　八位可逆计数器和三角波发生器200

7.8　简易数字频率计202

思考与练习题208

第8章　设计实验项目212

8.1　可逆四位码变换器212

8.2　可逆计数器213

8.3　步进电机脉冲分配器电路213

8.4　伪随机信号产生器214

8.5　舞台彩灯控制电路215

8.6　数字跑表电路216

8.7　电子密码锁219

8.8　数字式竞赛抢答器224

8.9　脉冲按键电话显示器227

8.10　出租车自动计费器设计231

8.11　电话计费器235

8.12　多功能数字钟设计240

第9章　SoPC设计244

9.1　SoPC概述244

9.2　SoPC设计245

9.2.1　FPGA的主要应用245

9.2.2　SoPC设计技术246

9.2.3　SoPC应用设计249

9.3　SoPC设计实例253

9.3.1　设计项目253

9.3.2　设计任务253

9.3.3　总体设计253

9.3.4　概要设计254

9.3.5　详细设计256

9.3.6　下载测试263

9.3.7　设计实现263

9.3.8　部分程序源代码267

附录A　Verilog HDL-关键字275

附录B　MY-FPGA-EP1C3开发板介绍276

参考文献280