数字电路与EDA实验【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

数字电路与EDA实验PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA硬件开发平台与开发工具1

1.1 硬件开发平台简介1

1.1.1 Cyclone Ⅲ FPGA简介1

1.1.2 台湾友晶科技DE0 FPGA开发板3

1.1.3 台湾友晶科技DE0开发板的应用4

1.2 硬件描述语言11

1.2.1 VHDL简介12

1.2.2 Verilog HDL关键语法18

1.2.3 HDL的编程技术20

1.3 Quartus Ⅱ 13.0 EDA软件应用21

1.3.1 创建新工程23

1.3.2 建立原理图编辑文件26

1.3.3 建立文本编辑文件40

1.3.4 建立存储器编辑文件41

1.3.5 设计实例45

1.3.6 项目综合49

1.3.7 Quartus Ⅱ编译器选项设置50

1.3.8 引脚分配57

1.3.9 项目编译结果分析59

1.3.10 项目程序下载编程61

1.4 ModelSim-Altera 10.1 d简介63

1.4.1 ModelSim软件架构63

1.4.2 ModelSim软件仿真应用实例64

1.5 FPGA调试工具SignalTap Ⅱ应用68

1.5.1 在设计中嵌入SignalTap Ⅱ逻辑分析仪68

1.5.2 使用SignalTap Ⅱ进行编程调试73

1.5.3 查看SignalTap Ⅱ调试波形74

第2章 基于FPGA的嵌入式开发工具76

2.1 Qsys系统开发工具76

2.1.1 Qsys与SOPC简介76

2.1.2 Qsys系统主要界面77

2.2 Nios Ⅱ嵌入式软核及开发工具介绍82

2.2.1 Nios Ⅱ嵌入式处理器82

2.2.2 Nios Ⅱ嵌入式处理器软硬件开发流程82

2.3 FPGA嵌入式系统设计实例84

2.3.1 实例系统软硬件需求分析与设计规划84

2.3.2 实例系统硬件部分设计86

2.3.3 实例系统Nios Ⅱ嵌入式软件设计102

第3章 EDA初级实验114

3.1 流水灯实验114

3.1.1 实验要求114

3.1.2 实验基本要求的设计示例115

3.2 计时器实验123

3.2.1 实验要求123

3.2.2 实验基本要求的设计示例124

3.3 单稳态触发器实验130

3.3.1 实验要求130

3.3.2 实验基本要求的设计示例130

3.4 脉宽调制（PWM）实验134

3.4.1 实验要求134

3.4.2 实验基本要求的设计示例135

3.5 直接数字频率合成（DDS）波形发生器实验136

3.5.1 实验要求136

3.5.2 实验基本要求的设计示例136

第4章 EDA中级实验141

4.1 呼吸流水灯实验141

4.1.1 实验要求141

4.1.2 实验基本要求的设计示例141

4.2 通用异步串行收发（UART）实验150

4.2.1 实验要求150

4.2.2 实验基本要求的设计示例150

第5章 EDA提高实验162

5.1 VGA视频信号产生实验162

5.1.1 设计原理162

5.1.2 VGA同步信号产生165

5.1.3 字符的视频显示设计169

5.1.4 跳动的矩形块视频显示设计173

5.2 Qsys用户自定制外设实验175

5.2.1 Qsys用户自定制元件说明175

5.2.2 Qsys自定义资源库组件实例—DDS信号产生模块178

5.3 PS/2键盘接口的FPGA设计192

5.3.1 PS/2连接器接口192

5.3.2 键盘扫描编码介绍192

5.3.3 PS/2串行数据传输194

5.3.4 用FPGA实现PS/2键盘接口通信的VHDL设计196

5.3.5 PS/2设计实例198

第6章 EDA实验项目推荐200

6.1 自动售货机控制系统设计200

6.1.1 设计要求200

6.1.2 设计分析200

6.2 PS/2键盘接口控制器设计201

6.2.1 设计要求201

6.2.2 设计分析201

6.3 VGA图像显示控制系统设计202

6.3.1 设计要求202

6.3.2 设计分析202

6.4 基于FPGA的电梯控制系统设计204

6.4.1 设计要求204

6.4.2 设计分析204

6.5 洗衣机洗涤控制系统设计205

6.5.1 设计要求205

6.5.2 设计分析205

6.6 基于FPGA的多路数据采集系统设计207

6.6.1 设计要求207

6.6.2 设计分析207

6.7 综合设计报告参考格式207

6.7.1 报告封面格式207

6.7.2 报告正文格式207

6.7.3 报告附录格式208

6.7.4 报告的其他部分格式208

附录209

附录1　Verilog HDL中常用运算符209

附录2　VHDL中常用运算符210

附录3　DE0开发板引脚分配表211

附录4　DE0开发板原理图214

参考文献232