FPGA/CPLD设计工具 Xilinx ISE使用详解【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

FPGA/CPLD设计工具 Xilinx ISE使用详解PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1.1 FPGA/CPLD简介1

目录1

5.7 小结 271

第1章 ISE系统简介1

1.1.1 FPGA/CPLD的基本原理2

1.1.2 FPGA和CPLD的特点7

1.2 FPGA/CPLD的设计流程9

1.3 ISE系列产品的特点11

1.3.1 特点综述11

1.3.2 ISE的新增特性12

1.4 ISE 6.x支持的器件14

1.5 ISE的4个软件系列14

1.6 ISE的系统配置与安装18

1.6.1 推荐的系统配置18

1.6.2 ISE的安装19

1.7 ISE中集成工具及其基本功能21

1.8 常用专有名词解释27

1.10 问题与思考29

1.9 小结29

2.1 ISE工程管理器——Project Navigator31

2.1.1 Project Navigator综述31

第2章 工程管理器与设计输入工具31

2.1.2 Project Navigator的用户界面32

2.1.3 使用Project Navigator创建并管理工程38

2.2 HDL语言的输入工具——HDL Editor43

2.2.1 HDL Editor综述43

2.2.2 源代码输入的好助手——Language Templates44

2.3 状态机输入工具——StateCAD45

2.3.1 StateCAD综述46

2.3.2 StateCAD的用户界面46

2.3.3 使用StateCAD设计状态机51

2.4 原理图输入工具——ECS62

2.4.1 ECS综述63

2.4.2 ECS的用户界面63

2.4.3 使用ECS完成原理图输入设计66

2.4.4 使用ECS进行混合设计的方法73

2.5 IP核生成工具——CORE Generator74

2.5.1 CORE Generator综述74

2.5.2 CORE Generator的用户界面75

2.5.3 使用CORE Generator生成IP核的方法与技巧78

2.6 测试激励生成器——HDL Bencher83

2.6.1 HDL Bencher综述83

2.6.2 使用HDL Bencher生成测试激励85

2.7.1 Architecture Wizard综述91

2.7.2 Architecture Wizard使用方法91

2.7 设计结构向导——Architecture Wizard91

2.8 小结94

2.9 问题与思考94

第3章 仿真工具95

3.1 ModelSim的用户接口97

3.1.1 行为仿真99

3.1.2 时序仿真101

3.1.3 高级设置102

3.2 ModelSim仿真窗口综述104

3.3 仿真环境的建立114

3.3.1 各仿真切入点需要的库文件114

3.3.2 仿真库文件说明115

3.3.3 库文件编译116

3.3.4 仿真库的命名120

3.4.1 在ModelSim环境下进行仿真121

3.4 一个简单的仿真示例121

3.4.2 在ISE集成环境中进行仿真128

3.5 ModelSim中的调试方法130

3.5.1 源文件窗口调试130

3.5.2 波形窗口调试132

3.5.3 数据流窗口调试135

3.5.4 存储器窗口调试140

3.5.5 变量窗口调试142

3.5.6 列表窗口调试145

3.6 ModelSim的其他常用操作146

3.6.1 自动仿真146

3.6.2 WLF文件149

3.6.3 波形比较151

3.6.4 SDF文件156

3.6.5 VCD文件157

3.7 小结159

3.8 问题与思考159

第4章 ISE中集成的综合工具161

4.1 新兴的高效综合工具——Synplify/Synplify Pro161

4.1.1 Synplify/Synplify Pro的功能与特点161

4.1.2 Synplify Pro的用户界面168

4.1.3 Synplify Pro综合流程171

4.1.4 Synplify Pro的其他综合技巧193

4.2 Xilinx最早的合作伙伴——Synopsys综合工具205

4.2.1 设计流程206

4.2.2 FE综合优化过程208

4.2.3 FST操作说明217

4.3 Xilinx内嵌的综合工具——XST220

4.3.1 XST综述220

4.3.2 XST综合属性设置221

4.3.3 使用XST的综合流程226

4.4 全局时钟与第二全局时钟资源229

4.4.1 全局时钟资源简介229

4.4.2 常用的与全局时钟资源相关的Xilinx器件原语230

4.4.3 Xilinx全局时钟资源的使用方法232

4.4.4 使用Xilinx全局时钟资源的注意事项233

4.4.5 第二全局时钟资源235

4.6 问题与思考236

4.5 小结236

5.1 概述237

第5章 约束237

5.2 时序约束239

5.2.1 周期约束（PERIOD约束）239

5.2.2 偏移约束（OFFSET约束）242

5.2.3 专门约束245

5.3 分组约束248

5.3.1 TNM约束248

5.3.2 TNM NET约束251

5.3.3 TIMEGRP约束251

5.3.4 TPTHRU约束252

5.3.5 TPSYNC约束252

5.4.1 Constraints Editor的用户界面253

5.4 约束编辑器——Constraints Editor253

5.4.2 附加全局约束254

5.4.3 附加端口约束256

5.4.4 附加分组约束和时序约束257

5.4.5 附加专用约束261

5.5 引脚与区域约束编辑器——PACE262

5.5.1 PACE的用户界面263

5.5.2 附加区域约束266

5.5.3 附加I/O引脚约束267

5.6 约束文件268

5.6.1 约束文件的概念268

5.6.2 UCF、NCF文件的基本语法规则269

5.8 问题与思考271

6.1 时序分析器——Timing Analyzer273

第6章 辅助设计工具273

6.1.1 时序分析器的用户界面274

6.1.2 时序分析器的作用及设计流程275

6.1.3 基本时序路径276

6.1.4 时序分析器的使用方法282

6.2 布局规划器——Floorplanner286

6.2.1 布局规划器的用户界面286

6.2.2 布局规划器的特点及作用288

6.2.3 布局规划设计流程289

6.2.4 设计示例292

6.3 FPGA底层编辑器——FPGA Editor297

6.3.1 FPGA底层编辑器的用户接口297

6.3.2 FPGA底层编辑器的作用298

6.3.3 FPGA底层编辑器输入输出文件300

6.3.4 FPGA底层编辑器的工作流程301

6.3.5 使用FPGA底层编辑器的预备知识301

6.3.6 设计示例303

6.4 小结308

6.5 问题与思考308

第7章 XPower、iMPACT和ChipScope Pro309

7.1 XPower309

7.1.1 XPower综述309

7.1.2 XPower的用户界面310

7.1.3 用XPower分析功耗313

7.2 iMPACT316

7.2.1 iMPACT综述316

7.2.2 iMPACT的用户界面317

7.2.3 用iMPACT下载配置文件320

7.3 ChipScope Pro328

7.3.1 ChipScope Pro综述328

7.3.2 ChipScope Pro Core Inserter330

7.3.3 ChipScope Pro Analyzer336

7.4 小结341

7.5 问题与思考341

第8章 模块化与增量式设计方法343

8.1 模块化设计方法的基本概念343

8.2 模块化设计方法的设计流程344

8.2.1 Modular Design的设计输入与综合步骤345

8.2.2 Modular Design的实现步骤346

8.3 模块化设计方法的注意事项350

8.3.1 Modular Design的应用场合350

8.3.2 Modular Design的设计效能351

8.3.3 Modular Design的目录管理352

8.3.4 Modular Design的常用约束352

8.3.5 Modular Design的报告查看353

8.3.6 使用XFLOW自动进行模块化设计353

8.4 模块化设计方法的设计实例355

8.5 增量式设计方法的基本概念364

8.6 增量设计方法的设计流程366

8.6.1 增量综合367

8.6.2 增量实现369

8.7 增量设计方法的设计实例372

8.8 小结379

8.9 问题与思考381

第9章 融会贯通——“运动计时表”设计383

9.1 示例背景384

9.2 多元混合设计输入方法385

9.2.1 新建工程“watch_sc”385

9.2.2 使用ECS绘制“cnt60”和“outs3”模块原理图386

9.2.3 使用Core Generator生成“tenths”IP核392

9.2.4 使用StateCAD设计“stmach_v”状态机395

9.2.5 使用Architecture Wizard生成时钟管理模块“dcml”403

9.2.6 使用语言模板设计“hex2led”和“decode”的HDL源代码405

9.2.7 使用ECS设计顶层原理图408

9.3 测试激励与行为级功能仿真409

9.3.1 使用HDL Bencher生成测试激励410

9.3.2 调用ModelSim进行行为级功能仿真412

9.4 Synplify Pro和XST综合方法413

9.4.1 使用XST综合整个设计413

9.4.2 使用Synplify Pro的特色工具分析、优化设计415

9.5 设计用户约束文件与实现结果的分析421

9.5.1 使用Constraints Editor设计UCF文件422

9.5.2 使用PACE设计UCF425

9.5.3 实现步骤与实现结果分析427

9.6 使用ModelSim进行布线后仿真432

9.7 使用iMPACT配置FPGA/CPLD433

9.8 小结438

9.9 问题与思考438

第10章 ISE实战——I2C接口设计439

10.1 EFX-SP200——实验开发系统简介439

10.2 I2C总线简介440

10.2.1 I2C总线上的数据传输441

10.2.2 I2C总线寻址443

10.2.3 时钟同步与仲裁445

10.2.4 I2C协议的扩展446

10.3 I2C总线应用实例——AT24C系列EEPROM446

10.3.1 AT24C02概述447

10.3.2 写操作448

10.3.3 读操作448

10.3.4 AT24C在IC卡中的应用简介449

10.4 I2C总线控制器设计详解450

10.4.1 I2C总线控制器总体描述451

10.4.2 μC接口设计452

10.4.3 I2C接口设计458

10.4.4 混合仿真验证469

10.4.5 上板调试478

10.5 小结478

10.6 问题与思考478